特征

•高帶寬：500 MHz（G=+2 V/V）

•高轉(zhuǎn)換率：2675 V/μs（4 V步進(jìn)）

•出色的THD:–10 MHz時(shí)為71 dBc

•低輸入電壓噪聲：6.1 nV/√Hz

•快速超速恢復(fù)：8 ns

•快速穩(wěn)定時(shí)間（1%4-V步進(jìn)）：7.9 ns

•低輸入偏移電壓：±1 mV

•低輸入偏置電流：±10 pA

•高輸入阻抗：1012Ω| | 2.5 pF

•內(nèi)部增益設(shè)置電阻：G=+2 V/V或G=–1 V/V

•高輸出電流：70毫安

應(yīng)用

•測試和測量前端

•高輸入阻抗探頭

•數(shù)據(jù)采集卡

•示波器輸入

•ADC輸入放大器產(chǎn)品

說明

OPA653結(jié)合了一個(gè)非常寬頻帶電壓反饋運(yùn)算放大器和JFET輸入級和內(nèi)部增益設(shè)置電阻，實(shí)現(xiàn)了一個(gè)超高的動(dòng)態(tài)范圍放大器，用于+2v/V或-1v/V的固定增益應(yīng)用。

+2-V/V帶寬的500 MHz寬增益由非常高的2675-V/μs轉(zhuǎn)換率和快速穩(wěn)定時(shí)間補(bǔ)充，使其成為時(shí)域和面向脈沖應(yīng)用的理想選擇。

卓越的–72 dBc THD失真性能在10 MHz下使OPA653成為頻域和FFT分析應(yīng)用的最佳選擇。

此外，低6.1-nV/√Hz電壓噪聲、低偏置電流和高阻抗JFET輸入，支持非常低的噪聲、寬帶、高輸入阻抗應(yīng)用。例如高阻抗探頭、數(shù)據(jù)采集卡和示波器前端。

典型特性：VS=±6 V

G=+2 V/V，RL=100Ω，TA=+25°C時(shí)，除非另有說明。

申請信息

寬帶、無換向和逆變操作

OPA653是一個(gè)非常寬頻帶的電壓反饋放大器，其內(nèi)部增益設(shè)置電阻可設(shè)置+2v/V或-1v/V的固定增益和高阻抗JFET輸入級。其500兆赫的極高帶寬可用于以+2 V/V的增益?zhèn)鬏敻咝盘枎挘蛘撸绻麖牡妥杩乖打?qū)動(dòng)，則可提供-1 V/V的增益。OPA653的設(shè)計(jì)提供非常低的噪聲和精確的脈沖響應(yīng)，低超調(diào)和振鈴。為了實(shí)現(xiàn)OPA653的全面性能，需要仔細(xì)注意印刷電路板（PCB）布局和元件選擇，如本數(shù)據(jù)表其余部分所述。

圖21顯示了作為典型特性基礎(chǔ)的+2-V/V電路的非互易增益。大多數(shù)曲線的特征是使用具有50Ω驅(qū)動(dòng)阻抗的信號源和顯示50Ω負(fù)載阻抗的測量設(shè)備。在圖21中，VIN+輸入處的49.9-Ω并聯(lián)電阻用于匹配測試發(fā)電機(jī)和電纜的源阻抗，而49.9-Ω系列輸出電阻器VOUT為測量設(shè)備負(fù)載和電纜提供匹配阻抗。除非另有說明，否則數(shù)據(jù)表電壓擺幅規(guī)格在非換向輸入引腳VIN+或輸出引腳VOUT處。

圖22顯示了OPA653在50Ω測試環(huán)境中的非轉(zhuǎn)換增益為-1 V/V配置，用于測試典型特性。電路操作與圖21基本相同，只是在VIN輸入和接地之間使用了一個(gè)72.3-Ω的端接電阻器，因此與增益設(shè)置電阻器（RG=160Ω）一起，輸入阻抗約為50Ω。作為預(yù)防措施，VIN+輸入端接至接地，使用49.9-Ω電阻器，以避免輸入端的單晶體管振蕩；該值并不重要，但應(yīng)注意避免較大的值，因?yàn)樵肼暤挠绊懭缦滤觥?/p>

請注意，測試設(shè)備的72.3-Ω輸入端接電阻器和50-Ω源阻抗將噪聲增益修改為+1.84 V/V，并以+2 V/V的噪聲增益對放大器進(jìn)行最佳性能補(bǔ)償。此補(bǔ)償降低了相位裕度，并導(dǎo)致頻率響應(yīng)更高的峰值和更多的過沖/振鈴在脈沖響應(yīng)中。通過比較特征數(shù)據(jù)中的逆變和非逆變頻率和脈沖響應(yīng)圖，可以看出這種影響。放大器相位裕度可以在使用逆變配置的應(yīng)用中恢復(fù)，如果它是由非常低的阻抗源（如運(yùn)算放大器）驅(qū)動(dòng)的。

操作建議

設(shè)置電阻值以最小化噪聲

OPA653提供低輸入噪聲電壓圖23顯示了包含所有噪聲項(xiàng)的運(yùn)算放大器噪聲分析模型。在這個(gè)模型中，所有的噪聲項(xiàng)都被認(rèn)為是以nV/√Hz或pA/√Hz表示的噪聲電壓或電流密度項(xiàng)。

總的輸出點(diǎn)噪聲電壓可以計(jì)算為輸出噪聲電壓貢獻(xiàn)項(xiàng)的平方根。此計(jì)算將輸出端的所有噪聲功率疊加，然后取平方根返回到點(diǎn)噪聲電壓。方程1顯示了輸出噪聲電壓的一般形式，如圖23所示。

將該表達(dá)式除以噪聲增益=1+RF/RG，得到無反轉(zhuǎn)輸入時(shí)的等效輸入?yún)⒖键c(diǎn)噪聲電壓，如等式2所示：

在方程2中加入高電阻值可以很快控制總等效輸入?yún)⒖荚肼暋Ｓ捎谠鲆嬖O(shè)置電阻RF和RG是器件內(nèi)部的，用戶不能改變這種噪聲貢獻(xiàn)，噪聲增益等于+2v/V。

但是，應(yīng)注意RT值或其他源阻抗對不可逆性的影響輸入。高-非轉(zhuǎn)換輸入上的電阻阻抗值會增加顯著的噪聲；例如，2.4 kΩ會增加一個(gè)等于放大器本身的約翰遜電壓噪聲項(xiàng)（6.2 nV/√Hz）。因此，雖然OPA653的JFET輸入非常適合于圖21所示的無反轉(zhuǎn)配置中的高源阻抗應(yīng)用，但整體帶寬和噪聲受到高源阻抗的限制。

驅(qū)動(dòng)電容性負(fù)載

對運(yùn)算放大器來說，最苛刻也是最常見的負(fù)載條件之一是電容性正在加載OPA653非常堅(jiān)固，但在輕負(fù)載情況下應(yīng)小心，這樣輸出電容不會導(dǎo)致穩(wěn)定性降低、頻率響應(yīng)峰值增加、過沖，以及鈴聲。什么時(shí)候考慮到放大器的輸出電阻，電容負(fù)載在信號通路中增加了一個(gè)極點(diǎn)，減小了相位裕度。對于標(biāo)準(zhǔn)運(yùn)算放大器，有幾種外部解決方案可以解決這個(gè)問題。因?yàn)镺PA653有內(nèi)部增益設(shè)置電阻，唯一的選擇是使用串聯(lián)輸出電阻。此選項(xiàng)是一個(gè)很好的解決方案，因?yàn)楫?dāng)主要考慮頻率響應(yīng)平坦度、脈沖響應(yīng)保真度和/或失真時(shí)，串聯(lián)輸出電阻是最簡單和最有效的技術(shù)。其思想是通過在放大器輸出和電容性負(fù)載之間插入一個(gè)串聯(lián)隔離電阻RISO，將電容性負(fù)載與反饋回路隔離，如下圖24所示。實(shí)際上，這種結(jié)構(gòu)將相移與放大器的環(huán)路增益隔離，從而恢復(fù)相位裕度并提高穩(wěn)定性。

典型特性顯示了推薦的RISO與電容性負(fù)載性能（見圖17）以及在1-kΩ負(fù)載下產(chǎn)生的頻率響應(yīng)。請注意，較低的電容性負(fù)載需要更大的RISO值。在這種情況下，使用了最大平坦頻率響應(yīng)的設(shè)計(jì)目標(biāo)。如果可以容忍一些峰值，可以使用較低的RISO值。長的PCB線、不匹配的電纜以及到多個(gè)設(shè)備的連接都很容易降低OPA653的性能。始終仔細(xì)考慮這種影響，并盡可能靠近OPA653輸出引腳添加推薦的串聯(lián)電阻器（見電路板布局部分）。對于典型的10Ω負(fù)載，在低阻負(fù)載下（例如，10Ω負(fù)載）可以用低阻負(fù)載來表示。

失真性能

OPA653能夠在高頻下傳輸?shù)褪д妗５湫吞卣髦械幕儓D顯示了各種情況下的典型畸變。通常，使用更高的電源電壓（建議使用±6V）、較低的輸出電壓波動(dòng)和較低的負(fù)載可獲得最佳的失真性能。

在無反轉(zhuǎn)配置中，總負(fù)載包括反饋網(wǎng)絡(luò)，該值為RF+RG=320Ω之和，而在反向配置中，總負(fù)載僅為RF=160Ω（見圖22）。

電源解耦對諧波失真性能至關(guān)重要。特別是，為了獲得最佳的二次諧波性能，高頻0.1-μF電源去耦電容器應(yīng)盡可能靠近電源的正、負(fù)極引腳，并應(yīng)將其置于遠(yuǎn)離輸入引腳的單點(diǎn)接地上。

脈沖和瞬態(tài)響應(yīng)

為了獲得最佳脈沖和瞬態(tài)響應(yīng)，OPA653應(yīng)在+2 V/V的噪聲增益配置中使用，輸出端的電容最小，高頻0.1-μF電源去耦電容器應(yīng)盡可能靠近電源引腳。

注意：噪聲增益+2 V/V是通過將VIN-與0-Ω點(diǎn)相連來實(shí)現(xiàn)的。在+2 V/V的非可逆增益應(yīng)用中，VIN–應(yīng)接地；在–1 V/V的反向增益應(yīng)用中，VIN–應(yīng)來自接近0Ω的電源，如運(yùn)算放大器。

電路板布局

要獲得最佳性能與高頻放大器，如OPA653需要仔細(xì)注意PCB布局寄生和外部元件類型。可以優(yōu)化設(shè)備性能的建議包括以下內(nèi)容。

a） 寄生電容最小化所有信號輸入/輸出（I/O）引腳的任何交流接地。輸出端和反向輸入端上的寄生電容會導(dǎo)致不穩(wěn)定：在非換向輸入端，它會與源阻抗發(fā)生反應(yīng)，導(dǎo)致無意中的頻帶限制。為了減少不必要的電容，信號I/O引腳周圍的所有地面和電源平面上都應(yīng)該打開一個(gè)窗口。否則，地面和動(dòng)力飛機(jī)應(yīng)該在其他地方保持完整。

b） 縮短距離（小于0.25英寸或6.35毫米）從電源引腳到高頻0.1-μF去耦電容器。在設(shè)備引腳處，接地和電源平面布局不應(yīng)靠近信號輸入/輸出引腳。使用遠(yuǎn)離輸入引腳的單點(diǎn)接地，用于正、負(fù)電源高頻0.1-μF去耦電容器。避免狹窄的電源和接地痕跡，以盡量減少引腳和去耦電容器之間的電感。電源連接應(yīng)始終與這些電容器斷開連接。電源引腳上還應(yīng)使用較大的（2.2-μF至10-μF）去耦電容器，在較低頻率下有效。這些較大的電容器可以放置在離設(shè)備稍遠(yuǎn)的地方，并且可以在PCB的相同區(qū)域中的多個(gè)設(shè)備之間共享。

c） 仔細(xì)選擇和放置外部元件可以保持OPA653的高頻性能。電阻器應(yīng)為非常低的電抗類型。表面貼裝電阻工作最好，并允許更緊湊的整體布局。金屬膜和碳組成，軸向引線電阻也能提供良好的高頻表演。再一次，使引線和PCB跟蹤長度盡可能短。切勿在高頻應(yīng)用中使用線繞式電阻器。逆變輸入管腳對寄生電容最敏感；因此，始終將反饋電阻放置在盡可能靠近負(fù)輸入的位置。輸出對寄生電容也很敏感；因此，將串聯(lián)輸出電阻（在本例中為RISO）盡可能靠近輸出引腳。

其他網(wǎng)絡(luò)元件，如非轉(zhuǎn)換輸入端接電阻器，也應(yīng)放在靠近封裝的地方。即使寄生電容很低，過高的電阻值也會產(chǎn)生顯著的時(shí)間常數(shù)，從而降低器件性能。好的軸向金屬膜或表面貼裝電阻器與電阻器并聯(lián)時(shí)大約有0.2 pF。對于大于1.5 kΩ的電阻值，該寄生電容會在500 MHz以下增加一個(gè)極和/或零，從而影響電路的運(yùn)行。將電阻值保持在最低可能。使用小于500Ω的值會自動(dòng)保持低電阻噪聲項(xiàng)，并將寄生電容的影響降至最低。

d） 與板上其他寬帶設(shè)備的連接可以通過短的直接記錄道或通過板載傳輸線進(jìn)行。對于短連接，將跟蹤和到下一個(gè)設(shè)備的輸入視為集中電容負(fù)載。應(yīng)使用相對較寬的痕跡（50密耳至100密耳，或1.27厘米至2.54厘米）。估計(jì)總電容性負(fù)載，并根據(jù)推薦的RISO與電容性負(fù)載的關(guān)系圖設(shè)置RISO（圖17）。低寄生電容性負(fù)載（小于5 pF）可能不需要RISO，因?yàn)镺PA653名義上是補(bǔ)償?shù)模梢栽?-pF寄生負(fù)載下工作。

隨著信號增益的增加（增加空載相位裕度），允許無RISO的更高寄生電容負(fù)載。如果需要較長的記錄道，并且雙端接傳輸線固有的6-dB信號損耗是可接受的，則使用微帶線或帶狀線技術(shù)來實(shí)現(xiàn)匹配阻抗傳輸線（請參閱有關(guān)微帶和帶狀線布局技術(shù)的ECL設(shè)計(jì)手冊）。一個(gè)50Ω的環(huán)境通常不需要在船上，事實(shí)上更高的阻抗環(huán)境改善失真，如失真與負(fù)載曲線所示。根據(jù)電路板材料和跡線尺寸定義的特征電路板跟蹤阻抗，從OPA653輸出到跟蹤的匹配串聯(lián)電阻器以及目的地輸入端的端接并聯(lián)電阻器設(shè)備。記得嗎終端阻抗是并聯(lián)電阻和目的設(shè)備輸入阻抗的并聯(lián)組合：應(yīng)設(shè)置總有效阻抗以匹配跟蹤阻抗。如果傳輸線的衰減是不可接受的，則只能在長記錄道6端終止傳輸線。在這種情況下，將跟蹤視為電容性負(fù)載，并設(shè)置串聯(lián)電阻值，如RISO與電容性負(fù)載的關(guān)系圖所示（圖17）。這種配置不能保持信號完整性以及雙端接線路。如果目的設(shè)備的輸入阻抗較低，則由于串聯(lián)輸出形成的分壓器進(jìn)入終端阻抗，會有一些信號衰減。

e） 不建議將OPA653等高速零件套接。插座引入的額外引線長度和管腳間電容會產(chǎn)生一個(gè)非常麻煩的寄生網(wǎng)絡(luò)，幾乎不可能實(shí)現(xiàn)平滑、穩(wěn)定的頻率響應(yīng)。將OPA653直接焊接到電路板上可獲得最佳效果。

輸入和ESD保護(hù)

OPA653是建立在一個(gè)非常高速互補(bǔ)雙極工藝。對于這些非常小的幾何器件，內(nèi)部結(jié)擊穿電壓相對較低。這些細(xì)分反映在絕對最大評級表中。如圖25所示，所有設(shè)備引腳都由內(nèi)部ESD保護(hù)二極管保護(hù)電源。

這些二極管提供適度的保護(hù)，以輸入高于電源的過驅(qū)動(dòng)電壓。保護(hù)二極管通常可支持30毫安的連續(xù)電流。如果可能有更高的電流（例如，在帶有±12-V電源部件的系統(tǒng)中驅(qū)動(dòng)至OPA653），則應(yīng)在兩個(gè)輸入端添加限流串聯(lián)電阻器。保持這些電阻值盡可能低，因?yàn)楦咧禃档驮肼曅阅芎皖l率響應(yīng)。

評估模塊

原理圖和PCB布局

圖26是OPA653EVM示意圖。PCB的第1層到第4層如圖27所示。建議盡量遵循放大器附近外部部件的布局、接地層結(jié)構(gòu)和電源布線。

　　安芯科創(chuàng)是一家國內(nèi)芯片代理和國外品牌分銷的綜合服務(wù)商,公司提供芯片ic選型、藍(lán)牙WIFI模組、進(jìn)口芯片替換國產(chǎn)降成本等解決方案,可承接項(xiàng)目開發(fā),以及元器件一站式采購服務(wù),類型有運(yùn)放芯片、電源芯片、MO芯片、藍(lán)牙芯片、MCU芯片、二極管、三極管、電阻、電容、連接器、電感、繼電器、晶振、藍(lán)牙模組、WI模組及各類模組等電子元器件銷售。（關(guān)于元器件價(jià)格請咨詢在線客服黃經(jīng)理：15382911663）

　　代理分銷品牌有：ADI_亞德諾半導(dǎo)體/ALTBRA_阿爾特拉/BARROT_百瑞互聯(lián)/BORN_伯恩半導(dǎo)體/BROADCHIP_廣芯電子/COREBAI_芯佰微/DK_東科半導(dǎo)體/HDSC_華大半導(dǎo)體/holychip_芯圣/HUATECH_華泰/INFINEON_英飛凌/INTEL_英特爾/ISSI/LATTICE_萊迪思/maplesemi_美浦森/MICROCHIP_微芯/MS_瑞盟/NATION_國民技術(shù)/NEXPERIA_安世半導(dǎo)體/NXP_恩智浦/Panasonic_松下電器/RENESAS_瑞莎/SAMSUNG_三星/ST_意法半導(dǎo)體/TD_TECHCODE美國泰德半導(dǎo)體/TI_德州儀器/VISHAY_威世/XILINX_賽靈思/芯唐微電子等等

免責(zé)聲明：部分圖文來源網(wǎng)絡(luò)，文章內(nèi)容僅供參考，不構(gòu)成投資建議，若內(nèi)容有誤或涉及侵權(quán)可聯(lián)系刪除。