特征

●最大轉(zhuǎn)換時(shí)間20μs

●單+5V電源操作

●與16位ADS7813兼容

●易于使用的串行接口

●0.3“DIP-16和SO-16

●±0.5LSB最大入口和DNL

●最小信噪比72dB

●使用內(nèi)部或外部參考

●多輸入范圍

●35mW最大功耗

●無(wú)缺失代碼

●50μW斷電模式

應(yīng)用

●數(shù)據(jù)采集系統(tǒng)

●工業(yè)控制

●試驗(yàn)設(shè)備

●數(shù)字信號(hào)處理

說(shuō)明

ADS7812是一款低功耗、單+5V電源、12位采樣模數(shù)轉(zhuǎn)換器。它包含一個(gè)完整的基于12位電容的SAR a/D，具有采樣/保持、時(shí)鐘、基準(zhǔn)和串行數(shù)據(jù)接口。

轉(zhuǎn)換器可配置為各種輸入范圍，包括±10V、±5V、0V至10V和0.5V至4.5V。還可提供高阻抗0.3V至2.8V輸入范圍（輸入阻抗>10MΩ）。對(duì)于大多數(shù)輸入范圍，輸入電壓可以擺動(dòng)到+16.5V或-16.5V，而不會(huì)損壞轉(zhuǎn)換器。

靈活的SPI兼容串行接口允許數(shù)據(jù)與內(nèi)部或外部時(shí)鐘同步。ADS7812在-40°C至+85°C溫度范圍內(nèi)以40kHz采樣率指定。可提供0.3英寸DIP-16或SO-16封裝。

注：（1）實(shí)際值可能變化±30%。

典型性能曲線(xiàn)

除非另有說(shuō)明，否則在+5V輸入下，+5V，=+5V輸入。

基本操作

內(nèi)部數(shù)據(jù)時(shí)鐘

圖1a顯示了在±10V輸入范圍內(nèi)操作ADS7812的基本電路。要開(kāi)始轉(zhuǎn)換并串行傳輸之前轉(zhuǎn)換的結(jié)果，必須為CONV輸入提供下降沿。“忙”將變低，表示轉(zhuǎn)換已開(kāi)始，并將保持低位，直到轉(zhuǎn)換完成。在轉(zhuǎn)換過(guò)程中，上一次轉(zhuǎn)換的結(jié)果將通過(guò)數(shù)據(jù)傳輸，而DATACLK為串行數(shù)據(jù)提供同步時(shí)鐘。MSB的12位是二進(jìn)制的補(bǔ)碼格式。每個(gè)數(shù)據(jù)位在數(shù)據(jù)時(shí)鐘忙在整個(gè)串行傳輸過(guò)程中為低電平，可用作幀同步信號(hào)。

外部數(shù)據(jù)時(shí)鐘

圖1b顯示了在±10V輸入范圍內(nèi)操作ADS7812的基本電路。要開(kāi)始轉(zhuǎn)換，必須為CONV輸入提供下降沿。“忙”將變低，表示轉(zhuǎn)換已開(kāi)始，并將保持低位，直到轉(zhuǎn)換完成。就在轉(zhuǎn)換接近結(jié)束時(shí)忙上升之前，保存轉(zhuǎn)換結(jié)果的內(nèi)部工作寄存器將被傳輸?shù)絻?nèi)部移位寄存器。

內(nèi)部移位寄存器通過(guò)DATACLK輸入時(shí)鐘。讀取轉(zhuǎn)換結(jié)果的推薦方法是在轉(zhuǎn)換完成后提供串行時(shí)鐘。有關(guān)詳細(xì)信息，請(qǐng)參閱本數(shù)據(jù)表讀取數(shù)據(jù)部分下的外部數(shù)據(jù)CLK。

開(kāi)始轉(zhuǎn)換

如果轉(zhuǎn)換當(dāng)前沒(méi)有進(jìn)行，CONV輸入上的下降沿將樣本和保持置于保持模式，并開(kāi)始轉(zhuǎn)換，如圖2所示，時(shí)間如表II所示。在轉(zhuǎn)換過(guò)程中，CONV輸入被忽略。啟動(dòng)轉(zhuǎn)換不依賴(lài)于CS的狀態(tài)。每25μs（40kHz最大轉(zhuǎn)換率）可啟動(dòng)一次轉(zhuǎn)換。沒(méi)有最低轉(zhuǎn)換率。

即使在轉(zhuǎn)換過(guò)程中忽略CONV輸入，在轉(zhuǎn)換期間該輸入應(yīng)保持靜態(tài)。此數(shù)字輸入上的轉(zhuǎn)換可以很容易地耦合到轉(zhuǎn)換器的敏感模擬部分，從而對(duì)轉(zhuǎn)換結(jié)果產(chǎn)生不利影響（有關(guān)更多信息，請(qǐng)參閱本數(shù)據(jù)表的外部數(shù)字信號(hào)靈敏度部分）。

理想情況下，CONV輸入應(yīng)變低，并在整個(gè)轉(zhuǎn)換過(guò)程中保持較低。它應(yīng)該會(huì)在繁忙之后的某個(gè)時(shí)候回到高位。此外，在下一次轉(zhuǎn)換開(kāi)始之前，它應(yīng)該是高的，在t5給出的最短時(shí)間段內(nèi)。這將確保CONV輸入上的數(shù)字轉(zhuǎn)換不會(huì)影響為下一次轉(zhuǎn)換而獲取的信號(hào)。

可接受的替代方法是在轉(zhuǎn)換開(kāi)始后盡快返回CONV輸入高電平。例如，一個(gè)100ns寬的負(fù)向脈沖可以產(chǎn)生一個(gè)良好的CONV輸入信號(hào)。強(qiáng)烈建議從轉(zhuǎn)換開(kāi)始后的時(shí)間t2到BUSY上升，CONV輸入應(yīng)保持靜態(tài)（高或低）。在此期間，轉(zhuǎn)換器對(duì)外部噪聲更為敏感。

讀取數(shù)據(jù)

ADS7812的數(shù)字輸出采用二進(jìn)制二元復(fù)合（BTC）格式。表3顯示了理想條件下數(shù)字輸出字與模擬輸入電壓之間的關(guān)系。

圖3顯示了ADS7812的各種數(shù)字輸入、數(shù)字輸出和內(nèi)部邏輯之間的關(guān)系。

圖4顯示了何時(shí)更新ADS7812的內(nèi)部移位寄存器，以及這與單個(gè)轉(zhuǎn)換周期的關(guān)系。這兩幅圖共同指出了ADS7812的一個(gè)非常重要的方面：在轉(zhuǎn)換完成之前，轉(zhuǎn)換結(jié)果是不可用的。下面幾節(jié)將討論這一點(diǎn)的含義。

內(nèi)部數(shù)據(jù)時(shí)鐘

在EXT/INT連接低的情況下，轉(zhuǎn)換“n”的結(jié)果在轉(zhuǎn)換“n+1”期間串行傳輸，如圖5所示，時(shí)間如表II所示。數(shù)據(jù)的串行傳輸僅在轉(zhuǎn)換過(guò)程中發(fā)生。當(dāng)傳輸未進(jìn)行時(shí)，DATA和DATACLK低。

在轉(zhuǎn)換過(guò)程中，先前轉(zhuǎn)換的結(jié)果將通過(guò)數(shù)據(jù)傳輸，而DATACLK為串行數(shù)據(jù)提供同步時(shí)鐘。數(shù)據(jù)格式為12位，二進(jìn)制2的補(bǔ)碼和MSB首先，每個(gè)人數(shù)據(jù)位在DATACLK的上升沿和下降沿都有效。在整個(gè)串行傳輸任務(wù)期間，忙碌度較低，可以用作幀同步信號(hào)。

外部數(shù)據(jù)時(shí)鐘

當(dāng)EXT/INT處于高位時(shí)，轉(zhuǎn)換“n”的結(jié)果在轉(zhuǎn)換完成后、在下一個(gè)轉(zhuǎn)換（“n+1”）期間或這兩者的組合中計(jì)時(shí)。圖6顯示了轉(zhuǎn)換完成后讀取轉(zhuǎn)換結(jié)果的情況。圖7描述了在下一次轉(zhuǎn)換期間讀取結(jié)果的過(guò)程。圖8結(jié)合了圖6和圖7的重要方面，即在轉(zhuǎn)換完成后讀取部分結(jié)果，在下一次轉(zhuǎn)換期間讀取其余部分。

轉(zhuǎn)換結(jié)果的串行傳輸由DATACLK上的上升沿啟動(dòng)。MSB的12位是二進(jìn)制的補(bǔ)碼格式。每個(gè)數(shù)據(jù)位在DATACLK的下降沿有效。在某些情況下，可以使用DATACLK信號(hào)的上升沿。但是，最后一位需要一個(gè)額外的時(shí)鐘周期（圖6、7和8中沒(méi)有顯示）。

在繁忙上升之前，外部數(shù)據(jù)時(shí)鐘信號(hào)必須為低或CS必須為高（參見(jiàn)圖7和圖8中的時(shí)間t25）。如果沒(méi)有觀(guān)察到這一點(diǎn)，ADS7812的輸出移位寄存器將不會(huì)隨著轉(zhuǎn)換而更新結(jié)果。相反，則移位寄存器的先前內(nèi)容將保留，新結(jié)果將丟失。

如果向DATACLK輸入提供超過(guò)12個(gè)時(shí)鐘周期，則數(shù)據(jù)輸出將在第13個(gè)時(shí)鐘周期的上升沿后變低。只要符合定時(shí)規(guī)范，ADS7812的操作就不會(huì)受到影響。在閱讀下面三段之前，請(qǐng)查閱本數(shù)據(jù)的外部數(shù)字信號(hào)敏感度部分床單。這個(gè)將解釋有關(guān)如何以及何時(shí)應(yīng)用外部DATACLK信號(hào)的許多問(wèn)題。

轉(zhuǎn)換后激活外部數(shù)據(jù)時(shí)鐘

獲得轉(zhuǎn)換結(jié)果的首選方法是在轉(zhuǎn)換完成之后和下一次轉(zhuǎn)換開(kāi)始之前提供DATACLK信號(hào)，如圖6所示。注意，在下一次轉(zhuǎn)換開(kāi)始之前，DATACLK信號(hào)應(yīng)該是靜態(tài)的。如果不提供，DATACLK信號(hào)可能會(huì)影響所采集的電壓。

在下一次轉(zhuǎn)換期間激活外部數(shù)據(jù)時(shí)鐘

另一種獲得轉(zhuǎn)換結(jié)果的方法如圖7所示。由于輸出移位寄存器在轉(zhuǎn)換結(jié)束之前不會(huì)更新，所以在下一次轉(zhuǎn)換期間，上一個(gè)結(jié)果仍然有效。如果可以向ADS7812提供快速時(shí)鐘（≥2MHz），則可以在時(shí)間t2期間讀取結(jié)果。在此期間，來(lái)自DATACLK信號(hào)的噪聲不太可能影響轉(zhuǎn)換結(jié)果。

在轉(zhuǎn)換后和下一次轉(zhuǎn)換期間，外部數(shù)據(jù)時(shí)鐘處于活動(dòng)狀態(tài)

圖8顯示了一個(gè)混合了前兩種方法的方法。這種方法適用于一次進(jìn)行8位串行傳輸?shù)奈⒖刂破骱退俣容^慢的微控制器。例如，如果微控制器能夠產(chǎn)生的最快串行時(shí)鐘為1μs，并且必須使用兩個(gè)8位轉(zhuǎn)換器來(lái)獲取串行數(shù)據(jù)，則圖6中所示的方法將導(dǎo)致吞吐量降低（26kHz最大轉(zhuǎn)換率）。無(wú)法使用圖7中描述的方法，因?yàn)閷⑦`反時(shí)間t25。圖8中的方法提高了吞吐量（最大33kHz，時(shí)鐘為1μs），并且DATACLK在t25期間較低。

與ADS7813的兼容性

ADS7812和ADS7813的唯一區(qū)別在于內(nèi)部控制邏輯和數(shù)字接口。由于A(yíng)DS7813是一個(gè)16位轉(zhuǎn)換器，內(nèi)部移位寄存器的寬度為16位。此外，在轉(zhuǎn)換過(guò)程中只進(jìn)行16位的決定。因此，ADS7813的轉(zhuǎn)換時(shí)間約為ADS7812的133%。

本數(shù)據(jù)表中給出的時(shí)間安排將盡可能與ADS7813兼容。主要關(guān)注的是不同數(shù)量的串行時(shí)鐘。如果設(shè)計(jì)必須同時(shí)兼容ADS7812和ADS7813，建議首先考慮ADS7813。如果該設(shè)計(jì)能與ADS7813配合使用，那么它肯定能與ADS7812配合使用。布局方面也是如此（參見(jiàn)本數(shù)據(jù)表的布局部分）。

芯片選擇（CS）

CS輸入允許ADS7812的數(shù)字輸出被禁用，并在EXT/INT高時(shí)對(duì)外部DATACLK信號(hào)進(jìn)行選通。與CS相關(guān)的啟用和禁用時(shí)間見(jiàn)圖9，ADS7812的邏輯框圖見(jiàn)圖3。可隨時(shí)禁用數(shù)字輸出。

請(qǐng)注意，即使CS很高，轉(zhuǎn)換也會(huì)在CONV的下降沿啟動(dòng)。如果在整個(gè)轉(zhuǎn)換過(guò)程中EXT/INT輸入低（內(nèi)部DATACLK）而CS高，則先前的轉(zhuǎn)換結(jié)果將丟失（串行傳輸發(fā)生，但DATA和DATACLK被禁用）。

模擬量輸入

ADS7812提供多種輸入范圍。這是通過(guò)將三個(gè)輸入電阻連接到模擬輸入（VIN）、接地（GND）或2.5V參考緩沖器輸出（BUF）來(lái)實(shí)現(xiàn)的。表一顯示了數(shù)據(jù)采集應(yīng)用中通常使用的輸入范圍。這些范圍都是為了滿(mǎn)足規(guī)格表中給出的規(guī)格而指定的。表四包含了理想輸入范圍、相關(guān)輸入連接和有關(guān)范圍的注釋的完整列表。

輸入阻抗來(lái)自各種連接和內(nèi)部電阻值（參考本數(shù)據(jù)表首頁(yè)的方框圖）。內(nèi)部電阻值為典型值，因工藝變化而變化±30%。然而，電阻的比率匹配要比這個(gè)好得多。因此，輸入范圍在各個(gè)部分之間只會(huì)變化十分之幾個(gè)百分點(diǎn)，而輸入阻抗的變化可能高達(dá)±30%。

規(guī)格表包含模擬輸入范圍變化的最大限制，但僅適用于注釋字段顯示指定偏移和增益的范圍（包括表I中列出的所有范圍）。對(duì)于其他范圍，不測(cè)試偏移量和增益，也不指定。

表四中的五個(gè)輸入范圍不建議用于一般用途。對(duì)于其中兩個(gè)，輸入電壓超過(guò)絕對(duì)最大值。只要輸入電壓保持在絕對(duì)最大值以下，這些范圍仍然可以使用，但這將適度地顯著降低轉(zhuǎn)換器的滿(mǎn)量程范圍。

其他三個(gè)輸入范圍涉及在R2IN處的連接，該連接在地電位-0.3V以下驅(qū)動(dòng)。該輸入有一個(gè)反向的ESD保護(hù)二極管接地。如果R2IN接地以下，該二極管將正向偏置，并將根據(jù)溫度將負(fù)輸入鉗制在-0.4V到-0.7V之間。在這里，這些范圍仍然可以使用的成本的全刻度范圍的轉(zhuǎn)換器。

注意，表IV假設(shè)REF引腳處的電壓為2.5V。如果使用內(nèi)部參考電壓或外部參考電壓為2.5V，則這一點(diǎn)是正確的。其他參考電壓將改變表IV中的值。

高阻抗模式

當(dāng)R1IN、R2IN和R3IN連接到模擬輸入時(shí)，ADS7812的輸入范圍為0.3125V至2.8125V，輸入阻抗大于10MΩ。此輸入范圍可用于將ADS7812直接連接到各種傳感器。圖10顯示了傳感器的阻抗與ADS7812的ILE和DLE的變化。ADS7812的性能可以通過(guò)允許更多的采集時(shí)間來(lái)提高傳感器阻抗。例如，對(duì)于相同的ILE/DLE性能，10μs的采集時(shí)間大約是傳感器阻抗的兩倍。

ADS7812的輸入阻抗和電容隨溫度變化非常穩(wěn)定。假設(shè)傳感器也是如此，在A(yíng)DS7812的指定溫度范圍內(nèi)，圖10所示的圖形變化將小于百分之幾。如果傳感器阻抗隨溫度變化很大，則應(yīng)使用最壞情況下的阻抗。

驅(qū)動(dòng)ADS7812模擬輸入

一般來(lái)說(shuō)，任何“相當(dāng)快”、高質(zhì)量的運(yùn)算或儀表放大器都可以用來(lái)驅(qū)動(dòng)ADS7812輸入。當(dāng)轉(zhuǎn)換器進(jìn)入采集模式時(shí)，從轉(zhuǎn)換器的輸入到放大器的輸出有一些電荷注入。這會(huì)導(dǎo)致較慢放大器的穩(wěn)定時(shí)間不足。使用單電源放大器時(shí)要非常小心，尤其是當(dāng)它們的輸出需要擺得非常靠近電源軌時(shí)。

此外，注意放大器的線(xiàn)性度。單電源和“軌對(duì)軌”放大器的輸出在接近電源軌時(shí)可能飽和。而不是放大器的傳遞函數(shù)是一條直線(xiàn)，曲線(xiàn)可以變成嚴(yán)重的“s”形。另外，注意放大器從源電流切換到反相電流的點(diǎn)。對(duì)于某些放大器，傳遞函數(shù)在這一點(diǎn)上可能明顯不連續(xù)，導(dǎo)致輸出電壓的顯著變化，而輸入電壓的變化要小得多。

德州儀器制造各種各樣的操作和儀表放大器，可用于驅(qū)動(dòng)ADS7812的輸入。其中包括OPA627、OPA134、OPA132和INA110。

參考文獻(xiàn)

ADS7812可以使用其內(nèi)部2.5V參考電壓或外部參考電壓進(jìn)行操作。通過(guò)向REF引腳施加外部參考電壓，內(nèi)部參考電壓被過(guò)度驅(qū)動(dòng)。REF輸入端的電壓由單位增益緩沖器進(jìn)行內(nèi)部緩沖。緩沖器的輸出出現(xiàn)在BUF和CAP引腳上。

REF

REF引腳是內(nèi)部2.5V參考的輸出或外部參考的輸入。1μF至2.2μF鉭電容器應(yīng)連接在該引腳和接地之間。電容器應(yīng)盡可能靠近ADS7812。

當(dāng)使用內(nèi)部基準(zhǔn)時(shí)，參考銷(xiāo)不應(yīng)連接到任何類(lèi)型的有效負(fù)載上。外部負(fù)載將導(dǎo)致與內(nèi)部參考串聯(lián)的內(nèi)部4kΩ電阻器之間的電壓降。即使接地的4MΩ外部負(fù)載也會(huì)導(dǎo)致轉(zhuǎn)換器的滿(mǎn)標(biāo)度范圍降低4 LSB。

參考電壓范圍是參考電壓2的全量程。增加參考電壓將增加相對(duì)于內(nèi)部噪聲源的LSB大小，這反過(guò)來(lái)又可以提高信號(hào)的音調(diào)噪聲比。同樣，降低參考電壓將減小LSB大小和信噪比。

CAP

蓋銷(xiāo)用于補(bǔ)償內(nèi)部參考緩沖器。應(yīng)將1μF鉭電容器與0.01μF陶瓷電容器并聯(lián)，并將陶瓷電容器放置在盡可能靠近ADS7812的位置。端蓋管腳上的電容值對(duì)ADS7812的最佳性能至關(guān)重要。大于2.0μF的值可能會(huì)過(guò)度補(bǔ)償緩沖區(qū)，而低于0.5μF的值可能無(wú)法提供足夠的補(bǔ)償。

緩沖器

BUF引腳上的電壓是內(nèi)部參考緩沖器的輸出。該引腳用于向模擬輸入或各種輸入提供+2.5V配置BUF輸出可以為外部負(fù)載提供高達(dá)1mA的電流。負(fù)載應(yīng)該是恒定的，因?yàn)榭勺冐?fù)載會(huì)通過(guò)調(diào)制BUF電壓來(lái)影響轉(zhuǎn)換結(jié)果。還請(qǐng)注意，當(dāng)在轉(zhuǎn)換。介于轉(zhuǎn)換后，BUF輸出是安靜的。

斷電

ADS7812有一個(gè)斷電模式，通過(guò)將CONV設(shè)置為低，然后將PWRD設(shè)為高。這將關(guān)閉包括參考電路在內(nèi)的所有模擬電路的電源，將功耗降低到50μW以下。要退出斷電模式，CONV取高，然后PWRD取低。注意，如果PWRD取高而CONV低，則轉(zhuǎn)換將啟動(dòng)。

在斷電模式下，連接到CAP和REF的電容器上的電壓將開(kāi)始泄漏。電容器電容器上的電壓漏失比REF電容器快得多（當(dāng)PWDN很高時(shí)，ADS7812的REF輸入變得高阻抗，這對(duì)于電容器輸入是不正確的）。當(dāng)退出掉電模式時(shí)，必須允許這些電容器重新充電并穩(wěn)定到12位電平。圖11顯示了根據(jù)斷電所花費(fèi)的時(shí)間（在室溫下），獲得有效的12位結(jié)果通常需要的時(shí)間量。該圖假設(shè)蓋腳上的總電容為1.01μF。

圖12提供了一個(gè)電路，如果斷電時(shí)間相當(dāng)短（幾秒鐘或更少），則可以顯著縮短通電時(shí)間。低導(dǎo)通電阻MOSFET用于斷開(kāi)蓋引腳上的電容與ADS7812內(nèi)部的泄漏路徑。這使得電容器能夠在更長(zhǎng)的時(shí)間內(nèi)保持充電，從而減少了通電時(shí)充電所需的時(shí)間。有了這個(gè)電路，斷電時(shí)間可以延長(zhǎng)到幾十或幾百毫秒，幾乎是瞬間通電。

布局

ADS7812應(yīng)被視為精密模擬元件，并應(yīng)完全位于印刷電路板的“模擬”部分。理想情況下，接地層應(yīng)延伸至ADS7812下方和所有其他模擬元件下方。該平面應(yīng)與數(shù)字地面分開(kāi)，直到它們?cè)陔娫催B接處連接。這將有助于防止動(dòng)態(tài)數(shù)字接地電流通過(guò)電源接地的公共阻抗。

對(duì)于設(shè)計(jì)。一可能是從位于A(yíng)DS7812附近的線(xiàn)性調(diào)節(jié)器獲得+5V電源。如果源于數(shù)字+5V電源，5Ω至10Ω電阻器應(yīng)與數(shù)字電源的電源連接串聯(lián)。可能還需要增加VS引腳附近的旁路電容（與10μF和0.1μF電容器并聯(lián)的額外100μF或更大電容器）。對(duì)于具有大量數(shù)字元件或非常高速數(shù)字邏輯的設(shè)計(jì)，這種簡(jiǎn)單的電源濾波方案可能不夠。

對(duì)外部數(shù)字信號(hào)的靈敏度

所有基于逐次逼近寄存器的A/D轉(zhuǎn)換器都對(duì)外部噪聲源敏感。其原因?qū)⒃谝韵露温渲薪忉尅?duì)于A(yíng)DS7812和類(lèi)似的A/D轉(zhuǎn)換器，這種噪聲通常是由外部數(shù)字信號(hào)的轉(zhuǎn)換引起的。雖然運(yùn)行在轉(zhuǎn)換器附近的數(shù)字信號(hào)可能是噪聲源，但最大的問(wèn)題是轉(zhuǎn)換器本身的數(shù)字輸入。

在許多情況下，系統(tǒng)設(shè)計(jì)者可能沒(méi)有意識(shí)到存在問(wèn)題或潛在的問(wèn)題。對(duì)于12位系統(tǒng)，這些問(wèn)題通常發(fā)生在最低有效位，并且僅發(fā)生在轉(zhuǎn)換器傳遞函數(shù)的某些位置。對(duì)于一個(gè)16位轉(zhuǎn)換器，這個(gè)問(wèn)題更容易發(fā)現(xiàn)。

例如，圖2中的時(shí)序圖顯示，在時(shí)間t2期間，CONV信號(hào)應(yīng)該返回高電平。事實(shí)上，在轉(zhuǎn)換過(guò)程中，CONV信號(hào)可以隨時(shí)返回高電平。然而，在時(shí)間t2之后，CONV信號(hào)的轉(zhuǎn)換有可能在A(yíng)DS7812芯片上產(chǎn)生大量噪聲。如果這種轉(zhuǎn)換恰好發(fā)生在錯(cuò)誤的時(shí)間，轉(zhuǎn)換結(jié)果可能會(huì)受到影響。以類(lèi)似的方式，DATACLK輸入上的轉(zhuǎn)換可能會(huì)影響轉(zhuǎn)換結(jié)果。

對(duì)于A(yíng)DS7812，在轉(zhuǎn)換過(guò)程中有12個(gè)獨(dú)立的位決定。首先作出最高有效位的決定，在轉(zhuǎn)換結(jié)束時(shí)進(jìn)行到最低有效位。每一個(gè)位決策都涉及到被測(cè)位應(yīng)該被設(shè)置的假設(shè)。這與迄今取得的成果相結(jié)合。轉(zhuǎn)換器將這個(gè)綜合結(jié)果與實(shí)際輸入電壓進(jìn)行比較。如果合并結(jié)果太高，則清除該位。如果結(jié)果等于或低于實(shí)際輸入電壓，則位保持高位。這就是為什么基本架構(gòu)被稱(chēng)為“逐次逼近寄存器”

如果到目前為止的結(jié)果是非常接近實(shí)際輸入電壓，那么比較涉及兩個(gè)非常接近的電壓。ADS7812的設(shè)計(jì)使得內(nèi)部噪聲源在比較器結(jié)果被鎖存之前是最小的。但是，如果此時(shí)外部數(shù)字信號(hào)發(fā)生轉(zhuǎn)換，大量噪聲將耦合到ADS7812的敏感模擬部分。即使這種噪聲只在兩個(gè)電壓之間產(chǎn)生2mV的差異，轉(zhuǎn)換結(jié)果也將被3個(gè)計(jì)數(shù)或最低有效位（lsb）所關(guān)閉。（無(wú)論輸入范圍如何，ADS7812的內(nèi)部LSB大小為610μV。）

一旦數(shù)字轉(zhuǎn)換導(dǎo)致比較器做出錯(cuò)誤的位決定，則無(wú)法糾正該決定。所有隨后的比特判定都將是錯(cuò)誤的（除非采用了某種類(lèi)型的糾錯(cuò)）。圖13顯示了一個(gè)出錯(cuò)的逐次逼近過(guò)程。虛線(xiàn)表示正確的位決定應(yīng)該是什么。實(shí)線(xiàn)表示轉(zhuǎn)換的實(shí)際結(jié)果。

在最敏感的時(shí)間段里，最敏感的是時(shí)間。此外，由于大多數(shù)數(shù)字信號(hào)在少數(shù)情況下發(fā)生轉(zhuǎn)換，所以由數(shù)字轉(zhuǎn)換產(chǎn)生的噪聲“事件”的峰值部分相當(dāng)短暫納秒隨后的噪聲可能會(huì)持續(xù)比這更長(zhǎng)的時(shí)間，并可能導(dǎo)致進(jìn)一步的影響，這需要更長(zhǎng)的穩(wěn)定時(shí)間；但是，通常情況下，事件在幾十分鐘內(nèi)結(jié)束納秒。

對(duì)于A(yíng)DS7812，當(dāng)?shù)?0位被決定時(shí)進(jìn)行糾錯(cuò)。在該比特判定期間，可以糾正先前比特判定期間可能發(fā)生的有限錯(cuò)誤。然而，在第10位之后，不可能進(jìn)行這種校正。注意，對(duì)于圖2、5、6、7和8中所示的時(shí)序圖，所有外部數(shù)字信號(hào)應(yīng)在轉(zhuǎn)換開(kāi)始后從8μs保持靜態(tài)，直到繁忙上升。在轉(zhuǎn)換過(guò)程中，第10位被確定為大約10μs到11μs。

應(yīng)用程序信息

QSPI接口

圖14顯示了ADS7812和任何配備排隊(duì)串行外圍接口（QSPI）的微控制器（可在多個(gè)摩托羅拉設(shè)備上使用）之間的簡(jiǎn)單接口。此接口假定轉(zhuǎn)換脈沖不是來(lái)自微控制器，并且ADS7812是唯一的串行外圍設(shè)備。

在啟用QSPI接口之前，微控制器必須配置為監(jiān)控從選擇（SS）線(xiàn)路。當(dāng)發(fā)生從低到高的轉(zhuǎn)換（指示轉(zhuǎn)換結(jié)束）時(shí)，可以啟用端口。如果不這樣做，微控制器和A/D轉(zhuǎn)換器可能無(wú)法正確同步。（從選擇行僅啟用通信，它不指示串行傳輸?shù)拈_(kāi)始或結(jié)束。）

圖15顯示了一個(gè)安裝了QSPI的微控制器接口，與三個(gè)ads7812相連。這種接口方案有許多可能的變化。如圖所示，QSPI端口產(chǎn)生一個(gè)公共CONV信號(hào)，該信號(hào)在所有三個(gè)轉(zhuǎn)換器上啟動(dòng)轉(zhuǎn)換。轉(zhuǎn)換完成后，依次傳輸每個(gè)結(jié)果。QSPI端口完全可編程，無(wú)需處理器干預(yù)即可處理定時(shí)和傳輸。如果以這種方式生成CONV信號(hào)，則可以使用ADS7812進(jìn)行交流和直流測(cè)量，因?yàn)镃ONV信號(hào)的抖動(dòng)很低。注意，如果CONV信號(hào)是通過(guò)軟件命令生成的，它將有大量的抖動(dòng)，并且只能進(jìn)行低頻（DC）測(cè)量。

DSP56002接口

DSP56002串行接口具有串行外圍接口（SPI）兼容性模式，并進(jìn)行了一些增強(qiáng)。圖16顯示了ADS7812和DSP56002之間的接口。與圖14中的QSPI接口一樣，必須對(duì)DSP56002進(jìn)行編程，以便在SCI上發(fā)生從低到高的轉(zhuǎn)換時(shí)啟用串行接口。

DSP56002還可以提供CONV信號(hào)，如圖17所示。接口的接收和發(fā)送部分被解耦（異步模式），傳輸部分被設(shè)置為每隔一個(gè)傳輸幀生成一個(gè)字長(zhǎng)幀同步（幀速率分配器設(shè)置為2）。預(yù)標(biāo)度模數(shù)應(yīng)設(shè)置為以所需轉(zhuǎn)換率的兩倍生成傳輸幀。

電路應(yīng)用

圖18顯示了使用ADS7812的多路數(shù)據(jù)采集電路。MPC508A提供多路復(fù)用功能，而OPA134被配置為一個(gè)Sallen-Key，兩極，單位增益低通濾波器。

　　安芯科創(chuàng)是一家國(guó)內(nèi)芯片代理和國(guó)外品牌分銷(xiāo)的綜合服務(wù)商,公司提供芯片ic選型、藍(lán)牙WIFI模組、進(jìn)口芯片替換國(guó)產(chǎn)降成本等解決方案,可承接項(xiàng)目開(kāi)發(fā),以及元器件一站式采購(gòu)服務(wù),類(lèi)型有運(yùn)放芯片、電源芯片、MO芯片、藍(lán)牙芯片、MCU芯片、二極管、三極管、電阻、電容、連接器、電感、繼電器、晶振、藍(lán)牙模組、WI模組及各類(lèi)模組等電子元器件銷(xiāo)售。（關(guān)于元器件價(jià)格請(qǐng)咨詢(xún)?cè)诰€(xiàn)客服黃經(jīng)理：15382911663）

　　代理分銷(xiāo)品牌有：ADI_亞德諾半導(dǎo)體/ALTBRA_阿爾特拉/BARROT_百瑞互聯(lián)/BORN_伯恩半導(dǎo)體/BROADCHIP_廣芯電子/COREBAI_芯佰微/DK_東科半導(dǎo)體/HDSC_華大半導(dǎo)體/holychip_芯圣/HUATECH_華泰/INFINEON_英飛凌/INTEL_英特爾/ISSI/LATTICE_萊迪思/maplesemi_美浦森/MICROCHIP_微芯/MS_瑞盟/NATION_國(guó)民技術(shù)/NEXPERIA_安世半導(dǎo)體/NXP_恩智浦/Panasonic_松下電器/RENESAS_瑞莎/SAMSUNG_三星/ST_意法半導(dǎo)體/TD_TECHCODE美國(guó)泰德半導(dǎo)體/TI_德州儀器/VISHAY_威世/XILINX_賽靈思/芯唐微電子等等

免責(zé)聲明：部分圖文來(lái)源網(wǎng)絡(luò)，文章內(nèi)容僅供參考，不構(gòu)成投資建議，若內(nèi)容有誤或涉及侵權(quán)可聯(lián)系刪除。