特征

●125MSPS更新率

●單電源：+3.3V或+5V

●高SFDR:70dB，fOUT=20MHz

●低故障：2pVs

●低功率：310mW

●內(nèi)部參考

●斷電模式：23mW

應(yīng)用

●通訊：

-基站、無線局域網(wǎng)、無線局域網(wǎng)

-基帶I/Q調(diào)制

●醫(yī)療/測(cè)試儀器

●任意波形發(fā)生器（ARB）

●直接數(shù)字合成（DDS）

說明

DAC2902是一個(gè)單片、12位、雙通道、高速數(shù)模轉(zhuǎn)換器（DAC），優(yōu)化后可提供高動(dòng)態(tài)性能，同時(shí)功耗僅為310mW。

DAC2902具有高達(dá)125MSPS的高更新率，提供了卓越的動(dòng)態(tài)性能，并能夠生成非常高的輸出頻率，適合“直接中頻”應(yīng)用。DAC2902已針對(duì)通信應(yīng)用進(jìn)行了優(yōu)化，在通信應(yīng)用中，處理分離速率I和Q數(shù)據(jù)，同時(shí)保持緊密的增益和偏移匹配。

每個(gè)DAC具有高阻抗差分電流輸出，適用于單端或差分模擬輸出配置。

DAC2902結(jié)合了高動(dòng)態(tài)性能和高吞吐率，為各種波形合成應(yīng)用創(chuàng)造了一個(gè)經(jīng)濟(jì)高效的解決方案：

•系列成員之間的引腳兼容性提供10位（DAC2900）、12位（DAC2902）和14位（DAC2904）分辨率。

•引腳兼容AD9765雙DAC。

•增益匹配通常為滿標(biāo)度的0.5%，偏移匹配指定為最大0.02%。

•DAC2902采用先進(jìn)的CMOS工藝；分段式結(jié)構(gòu)將輸出故障能量降至最低，并最大限度地提高動(dòng)態(tài)性能。

•所有數(shù)字輸入為+3.3V和+5V邏輯兼容。DAC2902具有內(nèi)部參考電路，并允許使用外部參考。

•DAC2902在TQFP-48封裝中提供，并在擴(kuò)展的工業(yè)溫度范圍-40°C至+85°C范圍內(nèi)指定。

時(shí)序圖

數(shù)字輸入和定時(shí)

DAC2902的數(shù)據(jù)輸入端口接受標(biāo)準(zhǔn)的正編碼，數(shù)據(jù)位D11是最高有效位（MSB）。轉(zhuǎn)換器輸出支持高達(dá)125MSPS的時(shí)鐘速率。最佳性能通常是通過對(duì)稱的寫入和時(shí)鐘占空比實(shí)現(xiàn)的；但是，只要滿足定時(shí)規(guī)范，占空比可能會(huì)有所不同。此外，設(shè)置和保持時(shí)間可在其規(guī)定的限制內(nèi)選擇。

DAC2902的所有數(shù)字輸入都與CMOS兼容。邏輯閾值取決于應(yīng)用的數(shù)字電源電壓，因此它們被設(shè)置為大約一半的電源電壓；Vth=+VD/2（±20%公差）。DAC2902設(shè)計(jì)用于在+3.0V至+5.5V的數(shù)字電源（+VD）下工作。

DAC2902內(nèi)的兩個(gè)轉(zhuǎn)換器通道由兩個(gè)獨(dú)立的12位并行數(shù)據(jù)端口組成。每個(gè)DACchannel都由它自己的一組寫（WRT1，WRT2）和時(shí)鐘（CLK1，CLK2）輸入控制。這里，WRT線控制信道輸入鎖存器，CLK線控制DAC鎖存器。數(shù)據(jù)首先由WRT線的上升沿加載到輸入鎖存器中。該數(shù)據(jù)在WRT信號(hào)的下一個(gè)下降沿提供給DAC鎖存器。在CLK線的下一個(gè)上升沿，DAC用新數(shù)據(jù)更新，模擬輸出信號(hào)將相應(yīng)地改變。DAC2902的雙鎖存結(jié)構(gòu)為WRT和CLK信號(hào)生成一個(gè)定義的序列，用參數(shù)“tCW”表示。當(dāng)CLK上升沿出現(xiàn)在WRT信號(hào)上升沿的同時(shí)或之前時(shí)，觀察到正確的定時(shí)。將WRT和CLK線路連接在一起就可以滿足這個(gè)條件。注意，所有的規(guī)格都是在WRT和CLK線路連接在一起的情況下測(cè)量的。

典型特征

TA=25°C，+VD=+3.3V，+VA=+5V，差動(dòng)變壓器耦合，IOUT=20mA，50y雙端負(fù)載，SFDR高達(dá)Nyquist，除非另有說明。

申請(qǐng)信息

操作理論

DAC2902的體系結(jié)構(gòu)使用電流控制技術(shù)來實(shí)現(xiàn)快速切換和高更新率。單片DAC中的核心元件是一個(gè)分段電流源陣列，設(shè)計(jì)用于提供高達(dá)20mA的全刻度輸出電流，如圖1所示。內(nèi)部解碼器在每次DAC更新時(shí)尋址差分電流開關(guān)，并通過將所有電流轉(zhuǎn)向輸出求和節(jié)點(diǎn)IOUT或IOUT來形成相應(yīng)的輸出電流. 互補(bǔ)輸出提供差分輸出信號(hào)，與單端操作相比，通過減少偶數(shù)次諧波、共模信號(hào)（噪聲）和雙峰輸出信號(hào)擺幅兩倍來改善動(dòng)態(tài)性能。

分段結(jié)構(gòu)顯著降低了故障能量，提高了動(dòng)態(tài)性能（SFDR）和DNL。電流輸出保持一個(gè)非常高的輸出阻抗大于200ky。

滿標(biāo)度輸出電流由內(nèi)部參考電壓（約+1.25V）和外部電阻器RSET的比值決定。所得的IREF在內(nèi)部乘以系數(shù)32，以產(chǎn)生有效的DAC輸出電流，該電流的范圍可從2mA到20mA，具體取決于RSET的值。

DAC2902分為數(shù)字部分和模擬部分，每個(gè)部分通過其自己的電源引腳供電。數(shù)字部分包括邊緣觸發(fā)的輸入鎖存器和解碼器邏輯，而模擬部分包括電流源陣列及其相關(guān)開關(guān)和參考電路。

DAC傳遞函數(shù)

DAC2902中的每個(gè)DAC都有一個(gè)互補(bǔ)電流輸出IOUT1和IOUT2。滿標(biāo)度輸出電流IOUTFS是兩個(gè)互補(bǔ)輸出電流的總和：

單個(gè)輸出電流取決于DAC代碼，可以表示為：

其中'Code'是DAC數(shù)據(jù)輸入字的十進(jìn)制表示。此外，IOUTFS是參考電流IREF的函數(shù)，它由參考電壓和外部設(shè)置電阻RSET決定。

在大多數(shù)情況下，互補(bǔ)輸出將驅(qū)動(dòng)電阻負(fù)載或終端變壓器。信號(hào)電壓將根據(jù)以下條件在每個(gè)輸出端產(chǎn)生：

負(fù)載電阻值受DAC2902輸出符合性規(guī)范的限制。為了保持規(guī)定的線性性能，IOUT和IOUT的電壓不應(yīng)超過最大允許合規(guī)范圍。

可以將兩個(gè)單端輸出電壓組合起來，得出總差分輸出擺幅：

模擬輸出

DAC2902提供兩個(gè)互補(bǔ)電流輸出，IOUT和IOUT。表示差分拓?fù)涞哪M輸出級(jí)的簡(jiǎn)化電路如圖2所示。IOUT和IOUT的輸出阻抗由差動(dòng)開關(guān)、電流源和相關(guān)寄生電容并聯(lián)組合而成。

在IOUT和IOUT兩個(gè)輸出端可能產(chǎn)生的信號(hào)電壓擺幅受到正負(fù)順應(yīng)性的限制。負(fù)限值-1V是由CMOS工藝的擊穿電壓給出的，超過該限值將影響DAC2902的可靠性，甚至造成永久性損壞。滿標(biāo)度輸出設(shè)置為20mA時(shí)，正合規(guī)性等于1.25V，使用+VA=5V的模擬電源工作。請(qǐng)注意，對(duì)于IOUTFS=2mA的選定輸出電流，合規(guī)范圍減小至1V左右。應(yīng)注意，DAC2902的配置不超過合規(guī)范圍，以避免失真性能和整體線性度下降。

當(dāng)最大滿標(biāo)度輸出信號(hào)限制在約0.5Vp-p時(shí)，通常可獲得最佳失真性能。50Ω雙端接負(fù)載和20mA滿標(biāo)度輸出電流就是這種情況。通過選擇合適的變壓器，同時(shí)保持IOUT和IOUT的最佳電壓水平，可以使各種負(fù)載適應(yīng)DAC2902的輸出。此外，將差分輸出配置與變壓器結(jié)合使用將有助于實(shí)現(xiàn)優(yōu)異的失真性能。共模誤差，如偶數(shù)階harmon  IC或噪聲，可以大大減少。在高輸出頻率的情況下尤其如此。

對(duì)于那些需要最佳失真和噪聲性能的應(yīng)用，建議選擇20mA的滿標(biāo)度輸出。對(duì)于需要低功耗，但可以容忍稍有降低的性能水平的應(yīng)用，可以考慮將滿量程范圍降低到2mA。

輸出配置

DAC2902的電流輸出允許多種配置，其中一些配置如表1所示。如前所述，利用轉(zhuǎn)換器的差分輸出將產(chǎn)生最佳的動(dòng)態(tài)性能。這種差分輸出電路可以由RF變壓器或差分放大器配置組成。變壓器配置是大多數(shù)交流耦合應(yīng)用的理想配置，而運(yùn)算放大器將適用于直流耦合配置。

對(duì)于需要單極輸出電壓的應(yīng)用，可以考慮單端配置。將一個(gè)電阻從任一個(gè)輸出端連接到接地，將輸出電流轉(zhuǎn)換為一個(gè)接地參考電壓信號(hào)。為了通過保持虛擬接地來改善直流線性，可以考慮I-To-V或運(yùn)放配置。

變壓器差動(dòng)

使用射頻變壓器提供了一種將差分輸出信號(hào)轉(zhuǎn)換為單端信號(hào)的便捷方法，同時(shí)實(shí)現(xiàn)了出色的動(dòng)態(tài)性能（見圖3）。應(yīng)根據(jù)輸出頻譜和阻抗要求仔細(xì)選擇合適的變壓器。差分變壓器配置的優(yōu)點(diǎn)是顯著減少共模信號(hào)，從而改善在較寬頻率范圍內(nèi)的動(dòng)態(tài)性能。此外，通過選擇合適的阻抗比（繞組比），變壓器可以提供最佳的阻抗匹配，同時(shí)控制轉(zhuǎn)換器輸出的柔順電壓。所示型號(hào)ADTT1-1（通過微型電路），具有1:1的比率，可用于連接DAC2902和50Ω負(fù)載。這將導(dǎo)致每個(gè)輸出IOUT和IOUT的負(fù)載為25Ω。輸出信號(hào)是交流耦合的，并且由于其磁耦合而固有的隔離。

如圖3所示，變壓器的中心抽頭接地。這迫使電壓在IOUT和IOUT上擺動(dòng)以0V為中心。在這種情況下，兩個(gè)電阻RL可替換為一個(gè)RDIFF，或完全省略。只有當(dāng)所有部件彼此靠近，且駐波比不重要時(shí)，才應(yīng)使用這種方法。可以實(shí)現(xiàn)從DAC輸出到負(fù)載的完整功率傳輸，但應(yīng)遵守輸出符合性范圍。或者，如果中心抽頭未連接，信號(hào)擺動(dòng)將位于RL•IOUTFS/2的中心。但是，在這種情況下，必須使用兩個(gè)電阻器（RL）來為兩個(gè)輸出啟用必要的直流電流。

使用運(yùn)算放大器的差分配置

如果應(yīng)用需要直流耦合輸出，可以考慮使用差分放大器，如圖4所示。配置差分放大器需要四個(gè)差分反饋放大器作為運(yùn)算放大器。在所示配置下，DAC2902在負(fù)載電阻器RL處生成0.5Vp-p的差分輸出信號(hào)。選擇顯示的電阻值是為了使每個(gè)電流輸出產(chǎn)生25Ω的對(duì)稱負(fù)載，因?yàn)椴罘址糯笃鞯妮斎胱杩古c電阻RL并聯(lián)，因此應(yīng)予以考慮。

OPA680配置為增益為2。因此，使用20mA滿標(biāo)度輸出操作DAC2902將產(chǎn)生±1V的電壓輸出。這需要放大器在雙電源（±5V）的情況下工作。電阻器的公差通常設(shè)置可實(shí)現(xiàn)共模抑制的極限。通過微調(diào)電阻R4可以得到改進(jìn)。

這種配置通常比前面討論的變壓器解決方案提供更低的交流性能水平，因?yàn)榉糯笃饕肓肆硪粋€(gè)失真源。應(yīng)根據(jù)其轉(zhuǎn)換率、諧波失真和輸出擺幅來選擇合適的放大器能力。高-可以考慮使用像OPA680或OPA687這樣的速度放大器。該電路的交流性能可以通過在輸出端和輸出端之間增加一個(gè)小電容器（CDIFF）來提高，如圖4所示。這將引入一個(gè)實(shí)極點(diǎn)來創(chuàng)建一個(gè)低通濾波器，從而限制DAC的快速輸出信號(hào)階躍，否則可能會(huì)驅(qū)動(dòng)放大器進(jìn)入轉(zhuǎn)換限制或過載狀態(tài)；兩者都會(huì)導(dǎo)致過度扭曲。這個(gè)差分放大器可以很容易地修改，以增加一個(gè)電平漂移的應(yīng)用需要單端輸出電壓為單極性，即在0V和+2V之間擺動(dòng)。

雙跨阻輸出配置

圖5的電路示例顯示了連接到雙電壓反饋運(yùn)算放大器OPA2680的求和結(jié)的信號(hào)輸出電流，該運(yùn)算放大器被設(shè)置為跨阻級(jí)或“I-to-V轉(zhuǎn)換器”。利用該電路，DAC的輸出將保持在一個(gè)虛擬地上，使輸出阻抗變化的影響最小化，從而獲得最佳的直流線性度（INL）。如前所述，應(yīng)注意不要將放大器驅(qū)動(dòng)到轉(zhuǎn)換速率限制中，并產(chǎn)生不必要的失真。

該電路的直流增益等于反饋電阻RF。在高頻下，DAC輸出阻抗（CD1，CD2）將在OPA2680的噪聲增益中產(chǎn)生0，這可能導(dǎo)致閉環(huán)頻率響應(yīng)的峰值。增加射頻增益以補(bǔ)償峰值噪聲。為了實(shí)現(xiàn)平坦的跨阻頻率響應(yīng)，每個(gè)反饋網(wǎng)絡(luò)中的極點(diǎn)應(yīng)設(shè)置為：

使用GBP=OPA的增益帶寬積，

其轉(zhuǎn)角頻率f-3dB約為：

滿標(biāo)度輸出電壓僅由IOUTFS•RF的乘積定義，并具有負(fù)單極漂移。為了提高該電路的交流性能，需要考慮射頻和/或輸出功率的調(diào)整。此應(yīng)用實(shí)例的進(jìn)一步擴(kuò)展可包括在OPA2680的輸出處添加差分濾波器，然后添加變壓器，以便轉(zhuǎn)換為單端信號(hào)。

單端配置

使用一個(gè)連接到一個(gè)DAC輸出的負(fù)載電阻，一個(gè)簡(jiǎn)單的電流電壓轉(zhuǎn)換可以完成。圖6中的電路顯示了連接到IOUT的50Ω電阻器，為進(jìn)一步連接的50Ω電纜提供終端。因此，當(dāng)標(biāo)稱輸出電流為20mA時(shí)，DAC會(huì)在25Ω負(fù)載中產(chǎn)生0V到0.5V的總信號(hào)擺幅。

只要不超過輸出符合范圍，就可以選擇不同的負(fù)載電阻值。此外，輸出電流IOUTFS和負(fù)載電阻可以相互調(diào)節(jié)，以提供所需的輸出信號(hào)擺幅和性能。

接口模擬正交調(diào)制器

雙通道DAC的主要應(yīng)用之一是用于數(shù)字通信的基帶I和Q通道傳輸。在這個(gè)應(yīng)用中，DAC之后是模擬正交調(diào)制器，用基帶數(shù)據(jù)調(diào)制IF載波，如圖7所示。通常，這些正交調(diào)制器的輸入級(jí)由npn型晶體管組成，這些晶體管需要大于0.8V的直流偏壓（基極）電壓。寬的輸出順應(yīng)范圍（–10V到+1.25V）允許DAC2902和正交調(diào)制器之間的直接直流耦合。

圖8顯示了一個(gè)使用精密電阻網(wǎng)絡(luò)的直流耦合接口和直流電平偏移的示例。如圖9所示，耦合接口的優(yōu)點(diǎn)是調(diào)制器輸入端的共模電平可以獨(dú)立于DAC輸出端的共模電平進(jìn)行設(shè)置。

此外，在該裝置中沒有電壓損失。

內(nèi)部參考操作

DAC2902有一個(gè)片上參考電路，該電路包括1.25V帶隙基準(zhǔn)和兩個(gè)控制放大器，每個(gè)DAC一個(gè)。DAC2902的滿標(biāo)度輸出電流IOUTFS由參考電壓確定，VREF，以及電阻RSET的值。IOUTF可通過以下公式計(jì)算：

外部電阻RSET連接到FSA引腳（滿標(biāo)度調(diào)整），見圖10。參考控制放大器作為V-I轉(zhuǎn)換器工作，產(chǎn)生參考電流，IREF，由VREF和RSET之比確定（如等式10所示）。滿標(biāo)度輸出電流IOUTFS是由IREF乘以一個(gè)固定因子32得到的。

使用內(nèi)部參考時(shí)，2kΩ電阻值會(huì)產(chǎn)生大約20mA的滿標(biāo)度輸出。應(yīng)考慮公差為1%或更高的電阻器。選擇更高的值，輸出電流可以從20mA調(diào)整到2mA。出于降低總功耗、優(yōu)化失真性能或觀察給定負(fù)載條件下的輸出順應(yīng)性電壓限制的原因，在低于20mA的輸出電流下操作DAC2902可能是可取的。

建議使用0.1μF或更高的陶瓷芯片電容器繞過REFIN引腳。控制放大器內(nèi)部補(bǔ)償，其小信號(hào)帶寬約為0.3MHz。

增益設(shè)置選項(xiàng)

DAC2902上的滿標(biāo)度輸出電流可以通過兩種方式設(shè)置：?jiǎn)为?dú)為兩個(gè)DAC通道中的每一個(gè)通道設(shè)置，或者同時(shí)為兩個(gè)通道設(shè)置。對(duì)于獨(dú)立增益設(shè)置模式，GSET引腳（引腳42）必須低（即連接到AGND）。在此模式下，需要兩個(gè)外部電阻器-一個(gè)RSET連接到FSA1引腳（引腳44），另一個(gè)連接到FSA2引腳（引腳41）。在這種配置中，用戶能夠靈活地獨(dú)立地設(shè)置和調(diào)整每個(gè)DAC的滿標(biāo)度輸出電流，允許補(bǔ)償發(fā)射信號(hào)路徑內(nèi)其他地方可能的增益不匹配。

或者，使GSET引腳高（即連接到+VA），DAC2902將切換到同步增益設(shè)置模式。現(xiàn)在，兩個(gè)DAC通道的滿標(biāo)度輸出電流僅由連接到FSA1引腳的一個(gè)外部RSET電阻器決定。FSA2引腳處的電阻器可以被移除，但是這不是必需的，因?yàn)樵撘_在這種模式下不起作用，并且電阻器對(duì)增益方程沒有影響。推導(dǎo)正確RSET的公式保持不變，例如RSET=2ky將為兩個(gè)dac產(chǎn)生20mA輸出。

外部參考操作

只需在REFIN管腳上施加一個(gè)外部參考電壓，就可以禁用內(nèi)部參考，在本例中，該引腳起到輸入的作用，如圖11所示。對(duì)于需要更高精度和漂移性能的應(yīng)用，或者增加動(dòng)態(tài)增益控制能力，可以考慮使用外部基準(zhǔn)。

雖然建議將0.1μF電容器用于內(nèi)部基準(zhǔn)，但對(duì)于外部基準(zhǔn)操作，電容器是可選的。參考輸入REFIN具有高輸入阻抗（1MΩ），可以很容易地由各種電源驅(qū)動(dòng)。注意，外部基準(zhǔn)的電壓范圍應(yīng)保持在參考輸入的合規(guī)范圍內(nèi)（0.5V至1.25V）。

斷電模式

DAC2902具有斷電功能，可用于將總電源電流降低至6mA以下。在PD引腳上應(yīng)用邏輯高將啟動(dòng)斷電模式，而邏輯低則啟用正常操作。當(dāng)保持?jǐn)嚅_連接時(shí)，內(nèi)部有源下拉電路將使轉(zhuǎn)換器能夠正常工作。

接地、解耦和布局信息

正確的接地和旁路、短引線長(zhǎng)度和接地層的使用對(duì)于高頻設(shè)計(jì)尤為重要。多層印刷電路板被推薦為最佳性能，因?yàn)樗鼈兙哂酗@著的優(yōu)點(diǎn)，如最小化接地阻抗、信號(hào)層與接地層分離等。

DAC2902為其模擬和數(shù)字電源和接地連接使用單獨(dú)的引腳。去耦電容器的位置應(yīng)確保模擬電源（+VA）旁路至模擬接地（AGND），數(shù)字電源旁路至數(shù)字接地（DGND）。在大多數(shù)情況下，每個(gè)電源引腳處的0.1μF陶瓷片電容器足以提供低阻抗去耦路徑。請(qǐng)記住，它們的有效性在很大程度上取決于與單個(gè)電源和接地引腳的接近程度。因此，這些導(dǎo)線應(yīng)盡可能靠近設(shè)備。只要可能，電容器應(yīng)位于pc板背面每對(duì)電源/接地引腳的正下方。這種布局方法將最小化元件引線和PCB線路的寄生電感。

可根據(jù)需要在轉(zhuǎn)換器附近添加與表面貼裝鉭電容器（1μF至4.7μF）的進(jìn)一步電源去耦。

DAC2902的所有電源和接地連接都需要低噪聲。建議使用利用獨(dú)立電源和接地層的多層PCB。混合信號(hào)設(shè)計(jì)需要特別注意不同電源電流和信號(hào)軌跡的布線。一般來說，模擬電源和接地層只應(yīng)延伸到模擬信號(hào)區(qū)域，如DAC輸出信號(hào)和參考信號(hào)。數(shù)字電源和接地層必須限于覆蓋數(shù)字電路的區(qū)域，包括連接到轉(zhuǎn)換器的數(shù)字輸入線以及時(shí)鐘信號(hào)。模擬和數(shù)字接地層應(yīng)在DAC下方的一個(gè)點(diǎn)連接在一起。這可以通過大約1/8英寸（3毫米）的短軌跡實(shí)現(xiàn)。

應(yīng)通過使用寬PCB線路或平面向DAC2902供電。寬電流將提供較低的跟蹤阻抗，進(jìn)一步優(yōu)化電源解耦。轉(zhuǎn)換器的模擬和數(shù)字電源只能通過pc板的電源連接器連接在一起。在只有一個(gè)電源電壓可用于為DAC供電的情況下，可以使用鐵氧體磁珠和旁路電容器來創(chuàng)建LC濾波器。這將產(chǎn)生一個(gè)低噪聲模擬電源電壓，然后可以連接到DAC2902的+VA電源引腳。

在設(shè)計(jì)布局時(shí)，重要的是保持模擬信號(hào)軌跡與任何數(shù)字線路分離，以防止噪聲耦合到模擬信號(hào)路徑上。

包裝圖紙

　　安芯科創(chuàng)是一家國(guó)內(nèi)芯片代理和國(guó)外品牌分銷的綜合服務(wù)商,公司提供芯片ic選型、藍(lán)牙WIFI模組、進(jìn)口芯片替換國(guó)產(chǎn)降成本等解決方案,可承接項(xiàng)目開發(fā),以及元器件一站式采購(gòu)服務(wù),類型有運(yùn)放芯片、電源芯片、MO芯片、藍(lán)牙芯片、MCU芯片、二極管、三極管、電阻、電容、連接器、電感、繼電器、晶振、藍(lán)牙模組、WI模組及各類模組等電子元器件銷售。（關(guān)于元器件價(jià)格請(qǐng)咨詢?cè)诰€客服黃經(jīng)理：15382911663）

　　代理分銷品牌有：ADI_亞德諾半導(dǎo)體/ALTBRA_阿爾特拉/BARROT_百瑞互聯(lián)/BORN_伯恩半導(dǎo)體/BROADCHIP_廣芯電子/COREBAI_芯佰微/DK_東科半導(dǎo)體/HDSC_華大半導(dǎo)體/holychip_芯圣/HUATECH_華泰/INFINEON_英飛凌/INTEL_英特爾/ISSI/LATTICE_萊迪思/maplesemi_美浦森/MICROCHIP_微芯/MS_瑞盟/NATION_國(guó)民技術(shù)/NEXPERIA_安世半導(dǎo)體/NXP_恩智浦/Panasonic_松下電器/RENESAS_瑞莎/SAMSUNG_三星/ST_意法半導(dǎo)體/TD_TECHCODE美國(guó)泰德半導(dǎo)體/TI_德州儀器/VISHAY_威世/XILINX_賽靈思/芯唐微電子等等

免責(zé)聲明：部分圖文來源網(wǎng)絡(luò)，文章內(nèi)容僅供參考，不構(gòu)成投資建議，若內(nèi)容有誤或涉及侵權(quán)可聯(lián)系刪除。