特征

•微功率運(yùn)行：5 V VDD時(shí)為950μA

•上電復(fù)位為零

•+2.7 V至+5.5 V模擬電源

•16位單調(diào)

•沉降時(shí)間：10μs至±0.003%FSR

•I2C™ 接口高達(dá)3.4 Mbps

•數(shù)據(jù)傳輸能力

•片上輸出緩沖放大器，軌對(duì)軌操作

•雙緩沖輸入寄存器

•最多支持16個(gè)DAC8574

•支持多達(dá)64個(gè)通道的同步更新

•在-40°C至105°C下運(yùn)行

•小型16鉛TSSOP封裝

應(yīng)用

•過(guò)程控制

•數(shù)據(jù)采集系統(tǒng)

•閉環(huán)伺服控制

•PC外圍設(shè)備

•便攜式儀器

說(shuō)明

DAC8574是一種低功耗、四通道、16位緩沖電壓輸出DAC。它的片上精密輸出放大器可以實(shí)現(xiàn)軌對(duì)軌輸出擺動(dòng)。DAC8574采用I2C兼容的雙線(xiàn)串行接口，支持高速接口模式，最多支持16個(gè)DAC8574，用于總線(xiàn)上總共64個(gè)信道。

DAC8574需要外部參考電壓來(lái)設(shè)置DAC的輸出范圍。DAC8574包含一個(gè)通電復(fù)位電路，確保DAC輸出在零伏時(shí)通電，并保持在那里直到對(duì)設(shè)備進(jìn)行有效的寫(xiě)入。DAC8574包含一個(gè)斷電功能，可通過(guò)內(nèi)部控制寄存器訪(fǎng)問(wèn)，該功能可降低5V下200nA設(shè)備的電流消耗。

該部件在正常運(yùn)行時(shí)的低功耗使其非常適合便攜式電池供電設(shè)備。在VDD=5v時(shí)，功耗小于5mw，在斷電模式下降至1μW。

DAC8574有16導(dǎo)聯(lián)TSSOP封裝。

這種集成電路會(huì)被靜電放電損壞。德州儀器公司建議在處理所有集成電路時(shí)采取適當(dāng)?shù)念A(yù)防措施。不遵守正確的操作和安裝程序可能會(huì)導(dǎo)致?lián)p壞。

ESD損壞的范圍從細(xì)微的性能下降到完全的設(shè)備故障。精密集成電路可能更容易受到損壞，因?yàn)榉浅Ｐ〉膮?shù)變化可能導(dǎo)致器件不符合其公布的規(guī)格。

包裝/訂購(gòu)信息

典型特征

TA=+25°C時(shí)，除非另有說(shuō)明。

操作理論

D/A 部分

DAC8574的體系結(jié)構(gòu)由一個(gè)字符串DAC和一個(gè)輸出緩沖放大器組成。圖45顯示了DAC體系結(jié)構(gòu)的通用框圖。

DAC8574的輸入編碼為無(wú)符號(hào)二進(jìn)制，其理想輸出電壓為：

其中D=加載到DAC寄存器的二進(jìn)制代碼的十進(jìn)制等效值；它的范圍從0到65535。

電阻串

圖46所示為電阻器組。它基本上是一個(gè)除以2的電阻器，后面是一個(gè)電阻串，每個(gè)電阻值為R。加載到DAC寄存器中的代碼通過(guò)關(guān)閉將串連接到放大器的開(kāi)關(guān)之一來(lái)確定在串上的哪個(gè)節(jié)點(diǎn)上電壓被分接以饋入輸出放大器。由于該體系結(jié)構(gòu)由一串電阻組成，所以它被指定為單調(diào)的。

輸出放大器

輸出緩沖器是一個(gè)增益為2的非互易放大器，能夠在其輸出上產(chǎn)生軌對(duì)軌電壓，其輸出范圍為0V至VDD。它能夠驅(qū)動(dòng)2 kΩ的負(fù)載，并與1000 pF并聯(lián)接地在典型曲線(xiàn)中可以看到輸出放大器的源和匯能力。轉(zhuǎn)換速率為1v/μs，半刻度穩(wěn)定時(shí)間為8μs，輸出空載。

I2C接口

2000年1月，飛利浦I2C總線(xiàn)開(kāi)發(fā)的串行接口（參見(jiàn)I2C總線(xiàn)規(guī)范）。總線(xiàn)由具有上拉結(jié)構(gòu)的數(shù)據(jù)線(xiàn)（SDA）和時(shí)鐘線(xiàn)（SCL）組成。當(dāng)總線(xiàn)空閑時(shí)，SDA和SCL線(xiàn)路都被拉高。所有與I2C兼容的設(shè)備都通過(guò)開(kāi)漏I/O引腳、SDA和SCL連接到I2C總線(xiàn)。主設(shè)備，通常是微控制器或數(shù)字信號(hào)處理器，控制總線(xiàn)。主機(jī)負(fù)責(zé)生成SCL信號(hào)和設(shè)備地址。主機(jī)還生成指示數(shù)據(jù)傳輸開(kāi)始和停止的特定條件。從設(shè)備在主設(shè)備的控制下在總線(xiàn)上接收和/或發(fā)送數(shù)據(jù)。

DAC8574作為從機(jī)，支持I2C總線(xiàn)規(guī)范中定義的以下數(shù)據(jù)傳輸模式：標(biāo)準(zhǔn)模式（100 kbps）、快速模式（400 kbps）和高速模式（3.4 Mbps）。標(biāo)準(zhǔn)模式和快速模式的數(shù)據(jù)傳輸協(xié)議完全相同，因此在本文中它們被稱(chēng)為F/S模式。高速模式的協(xié)議不同于F/S模式，稱(chēng)為HS模式。DAC8574支持7位尋址；不支持10位尋址和一般調(diào)用地址。

F/S模式協(xié)議

•主機(jī)通過(guò)生成啟動(dòng)條件啟動(dòng)數(shù)據(jù)傳輸。開(kāi)始條件是當(dāng)SCL為高時(shí)SDA線(xiàn)路上發(fā)生從高到低的轉(zhuǎn)換，如圖47所示。所有兼容I2C的設(shè)備都應(yīng)該識(shí)別啟動(dòng)條件。

•主機(jī)隨后生成SCL脈沖，并在SDA線(xiàn)路上傳輸7位地址和讀/寫(xiě)方向位R/W。在所有傳輸過(guò)程中，主機(jī)確保數(shù)據(jù)有效。有效的數(shù)據(jù)條件要求SDA線(xiàn)路在時(shí)鐘脈沖的整個(gè)高周期內(nèi)保持穩(wěn)定（見(jiàn)圖48）。所有設(shè)備都能識(shí)別主機(jī)發(fā)送的地址，并將其與內(nèi)部固定地址進(jìn)行比較。只有具有匹配地址的從設(shè)備通過(guò)在第9個(gè)SCL周期的整個(gè)高周期中將SDA線(xiàn)拉低來(lái)生成應(yīng)答（見(jiàn)圖49）。當(dāng)檢測(cè)到該確認(rèn)時(shí)，主機(jī)知道與從機(jī)的通信鏈路已經(jīng)建立。

•主設(shè)備生成更多的SCL周期，以將數(shù)據(jù)傳輸?shù)綇脑O(shè)備（R/W位1）或從設(shè)備接收數(shù)據(jù)（R/W位0）。無(wú)論哪種情況，接收器都需要確認(rèn)發(fā)送器發(fā)送的數(shù)據(jù)。因此，確認(rèn)信號(hào)可以由主機(jī)產(chǎn)生，也可以由從機(jī)產(chǎn)生，這取決于哪個(gè)是接收器。由8位數(shù)據(jù)和1位確認(rèn)組成的9位有效數(shù)據(jù)序列可以根據(jù)需要繼續(xù)。

•為了發(fā)出數(shù)據(jù)傳輸結(jié)束的信號(hào)，當(dāng)SCL線(xiàn)處于高位時(shí)，主機(jī)通過(guò)將SDA線(xiàn)從低拉到高來(lái)生成停止條件（見(jiàn)圖47）。這將釋放總線(xiàn)并停止與尋址從站的通信鏈路。所有兼容I2C的設(shè)備必須識(shí)別停止條件。在接收到停止條件時(shí)，所有設(shè)備都知道總線(xiàn)被釋放，它們等待一個(gè)啟動(dòng)條件，然后是一個(gè)匹配的地址。

H/S模式協(xié)議

•當(dāng)總線(xiàn)空閑時(shí)，SDA和SCL線(xiàn)路都被上拉裝置拉高。

•主機(jī)生成一個(gè)啟動(dòng)條件，后跟一個(gè)包含H/S主代碼00001XXX的有效串行字節(jié)。此傳輸在F/S模式下以不超過(guò)400 Kbps的速度進(jìn)行。不允許任何設(shè)備確認(rèn)H/S主代碼，但所有設(shè)備必須識(shí)別它，并將其內(nèi)部設(shè)置切換為支持3.4 Mbps操作。

•然后，主機(jī)生成重復(fù)啟動(dòng)條件（重復(fù)啟動(dòng)條件與啟動(dòng)條件具有相同的定時(shí)）。在這種重復(fù)啟動(dòng)條件下，協(xié)議與F/S模式相同，只是允許傳輸速度高達(dá)3.4 Mbps。停止條件結(jié)束H/S模式，并切換從設(shè)備的所有內(nèi)部設(shè)置，以支持F/S模式。不應(yīng)使用停止條件，而應(yīng)使用重復(fù)啟動(dòng)條件來(lái)確保總線(xiàn)處于H/S模式。

DAC8574 I2C更新序列

DAC8574需要一個(gè)啟動(dòng)條件、一個(gè)有效的I2C地址、一個(gè)控制字節(jié)、一個(gè)MSB字節(jié)和一個(gè)LSB字節(jié)來(lái)進(jìn)行一次更新。在接收到每個(gè)字節(jié)后，DAC8574通過(guò)在單個(gè)時(shí)鐘脈沖的高周期內(nèi)將SDA線(xiàn)拉低進(jìn)行確認(rèn)。有效的I2C地址選擇DAC8574。控制字節(jié)設(shè)置所選DAC8574的操作模式。一旦控制字節(jié)選擇了操作模式，DAC8574期望一個(gè)MSB字節(jié)后跟一個(gè)LSB字節(jié)，以便進(jìn)行數(shù)據(jù)更新。DAC8574對(duì)LSB字節(jié)后的確認(rèn)信號(hào)的下降沿執(zhí)行更新。

在需要更改操作模式之前，不需要重新發(fā)送控制字節(jié)。控制字節(jié)的位連續(xù)確定執(zhí)行的更新類(lèi)型。因此，對(duì)于第一次更新，DAC8574需要一個(gè)啟動(dòng)條件、一個(gè)有效的I2C地址、一個(gè)控制字節(jié)、一個(gè)MSB字節(jié)和一個(gè)LSB字節(jié)。對(duì)于所有連續(xù)更新，只要控制命令保持不變，DAC8574需要一個(gè)MSB字節(jié)和一個(gè)LSB字節(jié)。

使用I2C高速模式（fscl=3.4 MHz），時(shí)鐘以3.4 MHz運(yùn)行，除第一次更新外的每個(gè)16位DAC更新都可以在18個(gè)時(shí)鐘周期內(nèi)完成（MSB字節(jié)、確認(rèn)信號(hào)、LSB字節(jié)、確認(rèn)信號(hào)），速度為188.88 KSPS。使用快速模式（fscl=400 kHz），時(shí)鐘以400 kHz運(yùn)行，最大DAC更新速率限制為22.22 KSPS。一旦接收到停止條件，DAC8574將釋放I2C總線(xiàn)并等待新的啟動(dòng)條件。

地址字節(jié)是在啟動(dòng)條件之后從主設(shè)備接收的第一個(gè)字節(jié)。地址的前五位（MSB）出廠(chǎng)時(shí)預(yù)設(shè)為10011。地址的下兩位是設(shè)備選擇位A1和A0。A1，A0地址輸入可以連接到VDD或數(shù)字GND，或者可以由TTL/CMOS邏輯電平主動(dòng)驅(qū)動(dòng)。在DAC8574的通電序列期間，設(shè)備地址由這些引腳的狀態(tài)設(shè)置。多達(dá)16個(gè)設(shè)備（DAC8574）仍然可以連接到同一I2C總線(xiàn)。

DAC8574也支持廣播尋址。廣播尋址可用于同步更新或關(guān)閉多個(gè)DAC8574設(shè)備。DAC8574旨在與DAC857x和DAC757x系列的其他成員一起工作，以支持多通道同步更新。使用廣播地址，無(wú)論地址引腳的狀態(tài)如何，DAC8574都會(huì)響應(yīng)。僅在寫(xiě)入模式下支持廣播（主機(jī)寫(xiě)入DAC8574）。

最高有效字節(jié)

最高有效字節(jié)MSB[7:0]由16位無(wú)符號(hào)二進(jìn)制D/A轉(zhuǎn)換數(shù)據(jù)的8個(gè)最高有效位組成。C0=1，MSB[7]，MSB[6]表示斷電操作，如表8所示。

最低有效字節(jié)

最低有效字節(jié)LSB[7:0]由16位無(wú)符號(hào)二進(jìn)制D/A轉(zhuǎn)換數(shù)據(jù)的8個(gè)最低有效位組成。DAC8574在LSB[0]位之后的確認(rèn)信號(hào)的下降沿更新。

默認(rèn)回讀條件

如果用戶(hù)在未首先向指定通道寫(xiě)入數(shù)據(jù)的情況下啟動(dòng)指定通道的回讀，則默認(rèn)的回讀全部為零，因?yàn)榛刈x寄存器在通電復(fù)位階段初始化為0。

LDAC功能

根據(jù)控制字節(jié)，DAC在LS字節(jié)后的確認(rèn)信號(hào)的下降沿同步更新。僅當(dāng)外部定時(shí)信號(hào)用于異步更新DAC的所有通道時(shí)，才需要LDAC引腳。LDAC是一種正邊緣觸發(fā)異步輸入，允許四個(gè)DAC輸出電壓與臨時(shí)寄存器數(shù)據(jù)同時(shí)更新。LDAC觸發(fā)器只能在緩沖器臨時(shí)寄存器通過(guò)軟件正確更新后使用。

DAC8574寄存器

DAC8574作為從機(jī)接收器-標(biāo)準(zhǔn)和快速模式

圖51所示為標(biāo)準(zhǔn)和快速模式主發(fā)射機(jī)，用7位地址尋址DAC8574從接收機(jī)。

DAC8574作為從屬接收器-高速模式

圖52所示為高速模式主發(fā)送器，用7位地址為DAC8574從接收機(jī)尋址。

在標(biāo)準(zhǔn)/快速模式下，主發(fā)射機(jī)寫(xiě)入從接收機(jī)（DAC8574）

所有寫(xiě)訪(fǎng)問(wèn)序列都以設(shè)備地址（R/W=0）開(kāi)頭，然后是控制字節(jié)。此控制字節(jié)指定DAC8574的操作模式，并確定在隨后的讀/寫(xiě)操作中訪(fǎng)問(wèn)DAC8574的哪個(gè)通道。控制字節(jié)（PD0位）的LSB確定以下數(shù)據(jù)是斷電數(shù)據(jù)還是常規(guī)數(shù)據(jù)。

在（PD0位=0）的情況下，DAC8574期望按照以下順序接收數(shù)據(jù)：高字節(jié)-低字節(jié)-高字節(jié)-低字節(jié)…，直到識(shí)別出I2C總線(xiàn)上的停止條件或重復(fù)啟動(dòng)條件（參考表4的數(shù)據(jù)輸入模式部分）。

在（PD0位=1）下，DAC8574期望接收2字節(jié)的斷電數(shù)據(jù)（請(qǐng)參閱表4的斷電模式部分）。

（1）、使用重復(fù)啟動(dòng)來(lái)保證總線(xiàn)操作的安全，并循環(huán)回寫(xiě)尋址階段，以便下次寫(xiě)入。

（2）、一旦DAC8574正確尋址并發(fā)送控制字節(jié)，高字節(jié)-低字節(jié)序列可以重復(fù)，直到接收到停止條件或重復(fù)的啟動(dòng)條件。

在HS模式下，主發(fā)射機(jī)寫(xiě)入從接收機(jī)（DAC8574）

當(dāng)以HS模式向DAC8574寫(xiě)入數(shù)據(jù)時(shí)，主機(jī)開(kāi)始以F/S模式傳輸所謂的HS主代碼（0000 1XXX）。主設(shè)備不允許HS確認(rèn)，所以主機(jī)代碼后面是不允許的。

然后，主機(jī)切換到HS模式并發(fā)出一個(gè)重復(fù)的啟動(dòng)條件，接著是地址字節(jié)（R/W=0），之后DAC8574通過(guò)將SDA拉低進(jìn)行確認(rèn)。這個(gè)地址字節(jié)后面通常跟控制字節(jié)，也由DAC8574確認(rèn)。控制字節(jié)（PD0位）的LSB確定以下數(shù)據(jù)是斷電數(shù)據(jù)還是常規(guī)數(shù)據(jù)。

在（PD0位=0）的情況下，DAC8574期望按照以下順序接收數(shù)據(jù)：高字節(jié)-低字節(jié)-高字節(jié)-低字節(jié)….，直到識(shí)別出I2C總線(xiàn)上的停止條件或重復(fù)啟動(dòng)條件（請(qǐng)參閱表5 HS模式寫(xiě)入順序-數(shù)據(jù)）。

在（PD0位=1）的情況下，DAC8574預(yù)計(jì)接收2個(gè)字節(jié)的斷電數(shù)據(jù)（參考表5 HS模式寫(xiě)入序列-斷電）。

（1）、使用重復(fù)啟動(dòng)來(lái)保證總線(xiàn)操作的安全，并循環(huán)回寫(xiě)尋址階段，以便下次寫(xiě)入。

（2）、一旦DAC8574正確尋址并發(fā)送控制字節(jié)，高字節(jié)低字節(jié)序列可以重復(fù)，直到接收到停止或重復(fù)啟動(dòng)條件。

DAC8574作為從機(jī)發(fā)射機(jī)-標(biāo)準(zhǔn)和快速模式

圖53顯示了標(biāo)準(zhǔn)和快速模式主發(fā)送器，該主發(fā)送器使用7位地址尋址DAC8574從發(fā)送器。

DAC8574作為從機(jī)發(fā)射機(jī)-高速模式

圖54顯示了高速模式下I2C主機(jī)尋址DAC8574（具有7位地址），作為從機(jī)發(fā)射機(jī)。

標(biāo)準(zhǔn)/快速模式下從發(fā)射機(jī)（DAC8574）的主接收機(jī)讀數(shù)

當(dāng)從DAC8574讀回?cái)?shù)據(jù)時(shí)，用戶(hù)從一個(gè)地址字節(jié)開(kāi)始（R/W=0），之后DAC8574將通過(guò)拉低SDA進(jìn)行確認(rèn)。這個(gè)地址字節(jié)后面通常是控制字節(jié)，DAC8574也會(huì)對(duì)其進(jìn)行確認(rèn)。在此之后，主機(jī)有一個(gè)重復(fù)的啟動(dòng)條件，地址用（R/W=1）重新發(fā)送。這由DAC8574確認(rèn)，表示它準(zhǔn)備好發(fā)送數(shù)據(jù)。然后，根據(jù)（PD0位），從DAC8574讀回兩個(gè)或三個(gè)字節(jié)的數(shù)據(jù)。Buff-Sel1和Buff-Sel0的值決定讀回哪個(gè)信道數(shù)據(jù)。隨后出現(xiàn)停止條件。

在（PD0位=0）下，DAC8574傳輸2個(gè)字節(jié)的數(shù)據(jù)，高字節(jié)隨后是低字節(jié)（參考表2）。數(shù)據(jù)回讀模式-2字節(jié)）。

在（PD0位=1）下，DAC8574傳輸3個(gè)字節(jié)的數(shù)據(jù)，斷電字節(jié)、高字節(jié)、低字節(jié)（參見(jiàn)表2）。數(shù)據(jù)回讀模式-3字節(jié)）。

主接收器在HS模式下從發(fā)射機(jī)（DAC8574）讀取數(shù)據(jù)

在HS模式下向DAC8574讀取數(shù)據(jù)時(shí)，主機(jī)開(kāi)始傳輸，即F/S模式下的HS主代碼（0000 1XXX）。不允許任何設(shè)備確認(rèn)HS主代碼，因此HS主機(jī)代碼后面跟著一個(gè)NOT acknowledge。

然后，主機(jī)切換到HS模式并發(fā)出一個(gè)重復(fù)的啟動(dòng)條件，接著是地址字節(jié)（R/W=0），之后DAC8574通過(guò)將SDA拉低進(jìn)行確認(rèn)。這個(gè)地址字節(jié)后面通常是控制字節(jié)，DAC8574也會(huì)對(duì)其進(jìn)行確認(rèn)。

然后，有一個(gè)由主機(jī)啟動(dòng)的重復(fù)啟動(dòng)條件，地址以（R/W=1）重新發(fā)送。這由DAC8574確認(rèn)，表示它準(zhǔn)備好傳輸數(shù)據(jù)。然后根據(jù)（PD0位），從DAC8574讀回兩個(gè)或三個(gè)字節(jié)的數(shù)據(jù)。Buff-Sel1和Buff-Sel0的值決定讀回哪個(gè)通道數(shù)據(jù)。隨后出現(xiàn)停止條件。

在（PD0位=0）下，DAC8574傳輸2字節(jié)數(shù)據(jù)，先是高字節(jié)，后是低字節(jié)（參考表7 HS模式讀回序列）。

在（PD0位=1）下，DAC8574傳輸3字節(jié)數(shù)據(jù)，斷電字節(jié)后是高字節(jié)，然后是低字節(jié)（參考表7 HS模式讀回序列）。

開(kāi)機(jī)復(fù)位

DAC8574包含上電復(fù)位電路，在通電期間控制輸出電壓。通電時(shí)，DAC寄存器充滿(mǎn)零，輸出電壓為0 V；在對(duì)DAC進(jìn)行有效的寫(xiě)入序列之前，它一直保持在那里。這在應(yīng)用程序中很有用，在這些應(yīng)用程序中，當(dāng)DAC處于通電過(guò)程中時(shí)，了解DAC的輸出狀態(tài)非常重要。在通電前，不得將設(shè)備引腳調(diào)高。

斷電模式

DAC8574包含四種獨(dú)立的斷電操作模式。這些模式可通過(guò)MSB字節(jié)的兩個(gè)最高有效位進(jìn)行編程，而（CTRL[0]=PD0=1）。表8顯示了這些位的狀態(tài)如何對(duì)應(yīng)于設(shè)備的操作模式。

當(dāng)（CTRL[0]=PD0=0）時(shí)，設(shè)備正常工作，每通道5V時(shí)，其正常功耗為250μA。然而，對(duì)于三種斷電模式，電源電流在5V時(shí)降至200NA（3V時(shí)為50NA）。不僅電源電流下降，而且輸出級(jí)也在內(nèi)部從放大器的輸出切換到已知值的電阻網(wǎng)絡(luò)。這有一個(gè)優(yōu)點(diǎn)，即在斷電模式下，設(shè)備的輸出阻抗是已知的。有三種不同的選擇：輸出通過(guò)1 kΩ電阻器、100 kΩ電阻器內(nèi)部連接到GND或左開(kāi)路（高阻抗）。輸出級(jí)如圖55所示。

當(dāng)電源關(guān)閉模式激活時(shí)，所有線(xiàn)性電路都會(huì)關(guān)閉。但是，在斷電時(shí)，DAC寄存器的內(nèi)容不受影響。對(duì)于VDD=5 V，退出斷電的時(shí)間通常為2.5μs；對(duì)于VDD=3 V，退出斷電的時(shí)間通常為5μs。（有關(guān)更多信息，請(qǐng)參閱典型曲線(xiàn)部分。）

DAC8574提供了一個(gè)基于通道寄存器操作的靈活斷電接口。通道由一個(gè)帶斷電電路的16位DAC、一個(gè)臨時(shí)存儲(chǔ)寄存器（TR）和一個(gè)DAC寄存器（DR）組成。TR和DR都是18位寬的。兩個(gè)MSB表示斷電條件，16個(gè)LSB表示TR和DR的數(shù)據(jù)。通過(guò)使用TR和DR的第17位和第18位，斷電條件可以像數(shù)據(jù)一樣臨時(shí)存儲(chǔ)和使用。內(nèi)部電路確保在設(shè)置掉電標(biāo)志（CTRL[0]=PD0）時(shí)，MSB[7]和MSB[6]被傳輸?shù)絋R[17]和TR[16]（DR[17]和DR[16]）。因此，DAC8574將斷電條件視為數(shù)據(jù)，所有操作模式對(duì)斷電仍然有效。可以向系統(tǒng)中的所有dac8574廣播掉電條件，或者可以在更新其他信道上的數(shù)據(jù)的同時(shí)同時(shí)關(guān)閉信道。

電流消耗

DAC8574通常在VDD=5V時(shí)消耗225μA，VDD=3V時(shí)消耗200μA，包括參考電流消耗。附加如果VIH<<VDD，數(shù)字輸入端可能會(huì)發(fā)生電流消耗。對(duì)于最有效的電源操作，建議在DAC的數(shù)字輸入端使用CMOS邏輯電平。在斷電模式下，典型的電流消耗為200毫安。在向DAC發(fā)出斷電命令后10至20ms的延遲時(shí)間通常足以使斷電電流降至10μA以下。

驅(qū)動(dòng)電阻和電容負(fù)載

DAC8574輸出級(jí)能夠驅(qū)動(dòng)高達(dá)1000 pF的負(fù)載，同時(shí)保持穩(wěn)定。在偏移和增益誤差范圍內(nèi)，當(dāng)驅(qū)動(dòng)電容性負(fù)載時(shí)，DAC8574可以運(yùn)行軌對(duì)軌。2 kΩ的電阻負(fù)載可由DAC8574驅(qū)動(dòng)，同時(shí)實(shí)現(xiàn)非常好的負(fù)載調(diào)節(jié)。當(dāng)輸出電壓接近每根軌道時(shí)，負(fù)載調(diào)節(jié)誤差增大。當(dāng)DAC的輸出在電阻負(fù)載下被驅(qū)動(dòng)到正軌時(shí)，每個(gè)AB類(lèi)輸出級(jí)的PMOS晶體管都可以進(jìn)入線(xiàn)性區(qū)。當(dāng)這種情況發(fā)生時(shí)，增加的紅外電壓降會(huì)惡化DAC的線(xiàn)性性能。這只會(huì)在DAC的數(shù)字輸入到電壓輸出傳輸特性的前20毫伏范圍內(nèi)發(fā)生。如果在滿(mǎn)量程（在電阻負(fù)載條件下）要求良好的線(xiàn)性度，則施加在DAC8574上的參考電壓可降低到施加到VDD的電源電壓以下，以消除這種情況。

串?dāng)_和交流性能

DAC8574體系結(jié)構(gòu)為每個(gè)DAC通道使用單獨(dú)的電阻串，以實(shí)現(xiàn)超低串?dāng)_性能。在相鄰信道滿(mǎn)標(biāo)度變化期間，在一個(gè)信道上看到的直流串?dāng)_通常小于0.5 LSBs。測(cè)量到的交流串?dāng)_（對(duì)于全刻度，在一個(gè)信道上產(chǎn)生的1khz正弦波輸出，在剩余的輸出信道上測(cè)量）通常低于-100db。此外，DAC8574可實(shí)現(xiàn)96 dB信噪比（SNR）和65 dB總諧波失真（THD）的典型交流性能，使DAC8574成為在4 kHz或以下輸出頻率下要求高信噪比的應(yīng)用的可靠選擇。

輸出電壓穩(wěn)定性

DAC8574在器件的規(guī)定溫度范圍內(nèi)具有良好的溫度穩(wěn)定性，典型輸出電壓漂移為±3 ppm/°C。這使得每個(gè)通道的輸出電壓在±1°C的環(huán)境溫度變化范圍內(nèi)保持在±25μV的范圍內(nèi)。良好的電源抑制比（PSRR）性能將VDD上出現(xiàn)的電源噪聲從輸出端降低到遠(yuǎn)低于10μV-s。結(jié)合良好的直流噪聲性能和真正的16位差分線(xiàn)性度，DAC8574成為閉環(huán)控制應(yīng)用的理想選擇。

穩(wěn)定時(shí)間和輸出故障性能

對(duì)于輸入處的全刻度代碼更改，可在10μs內(nèi)實(shí)現(xiàn)DAC8574的16位精確范圍內(nèi)的穩(wěn)定時(shí)間。最壞情況下，連續(xù)代碼更改之間的調(diào)整時(shí)間通常小于2μs。DAC8574的高速串行接口設(shè)計(jì)為支持高達(dá)188ksps的更新速率。對(duì)于滿(mǎn)標(biāo)度輸出擺動(dòng)，當(dāng)驅(qū)動(dòng)200 pF電容性負(fù)載時(shí)，每個(gè)DAC8574通道的輸出級(jí)通常表現(xiàn)出小于100 mV的過(guò)沖和下沖。由于代碼到代碼的轉(zhuǎn)換不跨越Nx4096代碼邊界，代碼到代碼的更改問(wèn)題非常低（~10μV）。由于DAC8574的內(nèi)部分段，Nx4096代碼的每個(gè)交叉處都會(huì)出現(xiàn)代碼到代碼的小故障邊界。這些當(dāng)N=15時(shí)，故障可能接近100mVs，但在~2μs內(nèi)解決。

申請(qǐng)信息

以下各節(jié)給出了在各種應(yīng)用中使用DAC8574的電路示例和提示

基本連接

對(duì)于許多應(yīng)用，連接DAC8574非常簡(jiǎn)單。DAC8574的基本連接圖如圖56所示。0.1μF旁路電容器有助于提供電源所需的瞬時(shí)額外電流。

DAC8574直接與標(biāo)準(zhǔn)模式、快速模式和高速模式I2C控制器接口。任何微控制器的I2C外圍設(shè)備，包括僅主設(shè)備和非多個(gè)主I2C外圍設(shè)備，都與DAC8574一起工作。DAC8574不執(zhí)行時(shí)鐘拉伸（即，它從不將時(shí)鐘線(xiàn)拉低），因此，除非其他設(shè)備在同一I2C總線(xiàn)上，否則無(wú)需為此提供。

SDA和SCL線(xiàn)路上都需要上拉電阻器，因?yàn)镮2C總線(xiàn)驅(qū)動(dòng)器是開(kāi)漏的。這些電阻的大小取決于總線(xiàn)的工作速度和總線(xiàn)上的電容。電阻值越高，功耗越小，但會(huì)增加總線(xiàn)上的轉(zhuǎn)換時(shí)間，從而限制總線(xiàn)速度。低值電阻器以較高的功耗為代價(jià)，允許更高的速度。長(zhǎng)母線(xiàn)具有更高的電容，需要更小的上拉電阻來(lái)補(bǔ)償。如果上拉電阻太小，總線(xiàn)驅(qū)動(dòng)器可能無(wú)法將總線(xiàn)線(xiàn)路拉低。

為I2C使用GPIO端口

大多數(shù)微控制器都有可編程的輸入/輸出引腳，這些引腳可以在軟件中設(shè)置為輸入或輸出。如果I2C控制器不可用，可以將DAC8574連接到GPIO引腳，并在軟件中模擬I2C總線(xiàn)協(xié)議，或進(jìn)行位碰撞。圖57顯示了單個(gè)DAC8574的一個(gè)示例。

通過(guò)將GPIO線(xiàn)路設(shè)置為零，并在輸入和輸出模式之間切換以應(yīng)用適當(dāng)?shù)目偩€(xiàn)狀態(tài)，可以實(shí)現(xiàn)與GPIO引腳的位碰撞。為了驅(qū)動(dòng)低線(xiàn)，引腳被設(shè)置為輸出零；為了讓線(xiàn)路走高，引腳被設(shè)置為輸入。當(dāng)pin被設(shè)置為input時(shí)，可以讀取該pin的狀態(tài)；如果另一個(gè)設(shè)備將線(xiàn)路拉低，那么該端口的輸入寄存器中的值將為零。

請(qǐng)注意，SCL線(xiàn)路上沒(méi)有顯示上拉電阻器。在這種簡(jiǎn)單的情況下，不需要電阻器。微控制器可以簡(jiǎn)單地保持線(xiàn)路輸出，并根據(jù)需要將其設(shè)置為1或0。它能做到這一點(diǎn)是因?yàn)镈AC8574從不降低時(shí)鐘線(xiàn)。這種技術(shù)也可以用于多個(gè)設(shè)備，并且由于沒(méi)有電阻拉升，因此具有較低的電流消耗的優(yōu)點(diǎn)。

如果總線(xiàn)上有任何設(shè)備可能會(huì)降低其時(shí)鐘線(xiàn)，則上述方法不應(yīng)用過(guò)了SCL線(xiàn)應(yīng)為高Z或零，并按常規(guī)提供一個(gè)上拉電阻器。還要注意，這在任何情況下都不能在SDA線(xiàn)路上實(shí)現(xiàn)，因?yàn)镈AC8574會(huì)像所有的I2C設(shè)備一樣，不時(shí)地驅(qū)動(dòng)SDA線(xiàn)路。

一些微控制器的GPIO端口內(nèi)置了可選的強(qiáng)上拉電路。在某些情況下，它們可以被打開(kāi)并用來(lái)代替外部的上拉電阻器。一些微控制器上也提供了弱上拉，但通常對(duì)于I2C通信來(lái)說(shuō)太弱了。在投入生產(chǎn)前測(cè)試任何電路。

使用REF02作為DAC8574的電源

由于DAC8574需要極低的電源電流，一種可能的配置是使用REF02+5V精密參考電壓，為DAC8574的電源輸入和參考輸入提供所需的電壓，如圖58所示。如果電源非常嘈雜或系統(tǒng)電源電壓的某個(gè)值不是5 V，這一點(diǎn)尤其有用。REF02為DAC8574輸出穩(wěn)定的電源電壓。

如果使用REF02，則需要向DAC8574提供的電流為950μA（典型值），VDD=5 V時(shí)的最大值為1600μA。加載DAC輸出時(shí)，REF02還需要向負(fù)載提供電流。所需的總典型電流（單個(gè)DAC輸出上有5 kΩ負(fù)載）為：950 μA + (5 V / 5 kΩ) = 1.950 mA

REF02的負(fù)載調(diào)節(jié)通常為0.005%/mA，由此產(chǎn)生的1.950-mA電流的誤差為488μV。這對(duì)應(yīng)于0 V至5 V輸出范圍的6.4 LSB錯(cuò)誤。

REF3040也可用于從5伏電源產(chǎn)生4.096伏參考電壓。

產(chǎn)生±5 V、±10 V和±12 V輸出，用于精密工業(yè)控制

工業(yè)控制應(yīng)用需要由傳感器、ADC、MCU、DAC和執(zhí)行器組成的多個(gè)反饋回路。環(huán)路精度和環(huán)路速度是此類(lèi)控制回路的兩個(gè)重要參數(shù)。

回路精度：

在控制回路中，模數(shù)轉(zhuǎn)換器必須精確。偏移量、增益和DAC的積分線(xiàn)性誤差不是決定環(huán)路精度的因素。只要單調(diào)數(shù)模轉(zhuǎn)換器的傳輸曲線(xiàn)中存在一個(gè)電壓，環(huán)路就可以找到它并加以解決。另一方面，DAC分辨率和微分線(xiàn)性度確實(shí)決定了環(huán)路的精度，因?yàn)槊總€(gè)DAC步驟都決定了環(huán)路可以產(chǎn)生的最小增量變化。

小于-1lsb（非單調(diào)性）的DNL誤差會(huì)產(chǎn)生環(huán)路不穩(wěn)定性。大于+1 LSB的DNL誤差意味著不必要的大電壓階躍，并錯(cuò)過(guò)電壓目標(biāo)。由于高DNL誤差，環(huán)路失去了其穩(wěn)定性、分辨率和準(zhǔn)確性。85XX數(shù)模轉(zhuǎn)換器提供16位有保證的單調(diào)性和±0.25lsb的典型DNL誤差，是精密控制回路的最佳選擇。

環(huán)路速度：

許多因素決定了控制回路的速度。通常，ADC的轉(zhuǎn)換時(shí)間和MCU的計(jì)算時(shí)間是控制環(huán)路時(shí)間控制的兩個(gè)主要因素。由于ADC轉(zhuǎn)換時(shí)間通常超過(guò)DAC轉(zhuǎn)換時(shí)間，所以DAC的穩(wěn)定時(shí)間很少是主要因素。DAC偏移、增益和線(xiàn)性誤差只能在啟動(dòng)期間減慢環(huán)路速度。一旦環(huán)路達(dá)到穩(wěn)態(tài)運(yùn)行，這些誤差不會(huì)進(jìn)一步影響環(huán)路速度。根據(jù)環(huán)路傳輸函數(shù)的振鈴特性，DAC故障也會(huì)減慢環(huán)路速度。DAC8574的最大數(shù)據(jù)更新率為188 ksps，可支持高速控制回路。

發(fā)電工業(yè)電壓范圍：

對(duì)于控制回路應(yīng)用，DAC增益和偏移誤差不是重要參數(shù)。這可以用來(lái)降低高壓控制電路設(shè)計(jì)中的微調(diào)和校準(zhǔn)成本。使用四路運(yùn)算放大器（OPA4130）、電壓基準(zhǔn)（REF3040）和四路12位DAC（DAC7574），DAC8574可以產(chǎn)生控制回路所需的寬電壓波動(dòng)。

配置的輸出電壓由下式給出：

固定的R1和R2電阻可用于粗略設(shè)置方程第一項(xiàng)所需的增益。一旦R2和R1正確設(shè)置增益，就可以使用DAC7574來(lái)設(shè)置所需的偏移電壓。殘余誤差不是環(huán)路精度的問(wèn)題，因?yàn)槠坪驮鲆嬲`差是可以容忍的。

對(duì)于±5 V操作：R1=10 kΩ，R2=15 kΩ，Vtail=3.33 V，Vref=4.096 V

對(duì)于±10-V操作：R1=10 kΩ，R2=39 kΩ，Vtail=2.56 V，Vref=4.096 V

對(duì)于±12-V操作：R1=10KΩ，R2=49KΩ，Vtail=2.45V，Vref=4.096V

DAC誤差的數(shù)字校正

對(duì)于需要提高精度的開(kāi)環(huán)應(yīng)用，可以測(cè)量和數(shù)字校正DAC8574的偏移和增益誤差。為了避免波形削波，建議分別在代碼1024和64512處進(jìn)行偏移和增益誤差測(cè)量。DAC8574的總誤差由增益和偏移誤差控制，使用以下數(shù)字校正可將其提高一個(gè)數(shù)量級(jí)：

其中：

DIN=經(jīng)過(guò)偏移和增益校正后的數(shù)字輸入代碼

DDIN=在偏移和增益校正之前向DAC輸入的數(shù)字代碼

OE=在代碼1024處測(cè)得的DAC錯(cuò)誤（LSB）

FSE=在代碼64512處測(cè)得的DAC錯(cuò)誤（LSB）

如果除法運(yùn)算不可行，F(xiàn)SE測(cè)量可以在代碼32768而不是64512處進(jìn)行。除以32768意味著15位算術(shù)右移。對(duì)轉(zhuǎn)移曲線(xiàn)的改進(jìn)仍然是顯著的。

DAC8574積分線(xiàn)性度誤差在±5mV范圍內(nèi)，因此對(duì)總的DAC只產(chǎn)生次要影響錯(cuò)誤。使用DAC8574的分段線(xiàn)性近似、非易失性存儲(chǔ)器、積分線(xiàn)性誤差也可進(jìn)行數(shù)字校正。有關(guān)詳細(xì)信息，請(qǐng)咨詢(xún)TI應(yīng)用工程部。

64通道操作

DAC8574被設(shè)計(jì)為便于高通道計(jì)數(shù)操作。DAC8574支持多通道同步更新，單個(gè)I2C總線(xiàn)上最多64個(gè)通道支持16個(gè)DAC8574設(shè)備。使用多個(gè)DAC8574時(shí)，可以在同一總線(xiàn)上使用單通道DAC8571s來(lái)獲得奇數(shù)通道計(jì)數(shù)，或者如果某些通道只需要12位分辨率，則可以使用四通道DAC7574s。

數(shù)據(jù)或掉電可以串行地加載到每個(gè)信道的臨時(shí)寄存器中，并且一次廣播操作可用于同時(shí)更新所有設(shè)備的所有信道，同時(shí)與先前存儲(chǔ)的數(shù)據(jù)或斷電情況相同。另一個(gè)對(duì)系統(tǒng)啟動(dòng)或關(guān)閉有用的功能是用一個(gè)廣播命令向所有頻道廣播相同的數(shù)據(jù)（或斷電條件）。

所有多通道系統(tǒng)更新都在最低有效字節(jié)后的確認(rèn)信號(hào)的下降沿執(zhí)行。

64通道操作需要6位地址解碼。4位地址解碼用于支持同一總線(xiàn)上的16個(gè)DAC8574設(shè)備，2位地址解碼用于從DAC8574的四個(gè)通道中選擇一個(gè)。從16個(gè)DAC8574設(shè)備中選擇一個(gè)的4位地址解碼如下：為了節(jié)省I2C地址空間，2位（A0和A1）用于I2C地址解碼，另外兩個(gè)位（A2和A3）用于本地地址解碼。在同一I2C總線(xiàn)上最多可以連接4個(gè)使用相同I2C地址的DAC8574設(shè)備。這四個(gè)具有相同I2C地址的設(shè)備可以使用A2和A3引腳進(jìn)行本地解碼。如果多個(gè)設(shè)備使用相同的I2C地址，則多個(gè)設(shè)備同時(shí)確認(rèn)。然而，為了使一個(gè)特定的設(shè)備響應(yīng)命令，控制字C7和C6的前兩位的狀態(tài)必須與A3和A2管腳的狀態(tài)相匹配。每個(gè)I2C地址有四個(gè)設(shè)備和四個(gè)不同的I2C地址可在同一總線(xiàn)上啟用16個(gè)設(shè)備。

四個(gè)地址引腳應(yīng)在通電時(shí)設(shè)置，地址位必須設(shè)置為與特定設(shè)備的地址引腳相匹配。要解碼多達(dá)16個(gè)DAC8574設(shè)備，A3、A2、A1、A0地址引腳和C7、C6、A1、A0地址位的邏輯狀態(tài)應(yīng)如表9所示進(jìn)行設(shè)置。

一旦選擇了DAC8574設(shè)備，信道選擇比特C2和C1可以選擇特定信道。總體而言，I2C地址位A1、A0、控制位C7、C6、C2和C1構(gòu)成了從64種可能性中選擇一個(gè)信道所需的6位地址。

I2C尋址和擴(kuò)展尋址都支持廣播操作。廣播地址（10010000）使所有的DAC8574設(shè)備都能監(jiān)聽(tīng)，而不管A0和A1管腳的狀態(tài)如何。另外，廣播命令（C5=C4=1）使所有設(shè)備都能監(jiān)聽(tīng)，而不管A2和A3引腳的狀態(tài)如何。同一個(gè)廣播命令（C5=C4=1）也選擇給定設(shè)備的所有頻道，而不管頻道選擇位的狀態(tài)如何。因此，同時(shí)更新多達(dá)64個(gè)信道的全局廣播消息使用10010000作為I2C地址，并且在控制字中有（C5＝C4＝1）。

布局

一個(gè)精密的模擬元件需要仔細(xì)的布局，足夠的旁路，以及干凈、調(diào)節(jié)良好的電源。

應(yīng)用于VDD的電源應(yīng)具有良好的調(diào)節(jié)性和低噪聲。開(kāi)關(guān)電源和dc/dc變換器的輸出電壓經(jīng)常出現(xiàn)高頻故障或尖峰。此外，數(shù)字元件可以在其內(nèi)部邏輯開(kāi)關(guān)狀態(tài)下產(chǎn)生類(lèi)似的高頻尖峰。這種模擬量輸出和噪聲之間可以很容易地通過(guò)DAC和模擬電源之間的連接來(lái)耦合輸出。

與GND連接一樣，VDD應(yīng)連接到與數(shù)字邏輯連接分離的正電源平面或跡線(xiàn)，直到它們?cè)陔娫唇尤朦c(diǎn)連接。此外，強(qiáng)烈建議將1μF至10μF電容器與0.1μF旁路電容器并聯(lián)。在某些情況下，可能需要額外的旁路，例如100μF的電解電容器，甚至是由電感器和電容器組成的Pi濾波器，其設(shè)計(jì)基本上是對(duì)–5V電源進(jìn)行低通濾波，消除高頻噪聲。

機(jī)械數(shù)據(jù)

注：A、所有線(xiàn)性尺寸單位均為毫米。

B、 本圖紙如有更改，恕不另行通知。

C、 主體尺寸不包括不超過(guò)0.15的模具飛邊或突出物。

D、 屬于JEDEC MO-153。

　　安芯科創(chuàng)是一家國(guó)內(nèi)芯片代理和國(guó)外品牌分銷(xiāo)的綜合服務(wù)商,公司提供芯片ic選型、藍(lán)牙WIFI模組、進(jìn)口芯片替換國(guó)產(chǎn)降成本等解決方案,可承接項(xiàng)目開(kāi)發(fā),以及元器件一站式采購(gòu)服務(wù),類(lèi)型有運(yùn)放芯片、電源芯片、MO芯片、藍(lán)牙芯片、MCU芯片、二極管、三極管、電阻、電容、連接器、電感、繼電器、晶振、藍(lán)牙模組、WI模組及各類(lèi)模組等電子元器件銷(xiāo)售。（關(guān)于元器件價(jià)格請(qǐng)咨詢(xún)?cè)诰€(xiàn)客服黃經(jīng)理：15382911663）

　　代理分銷(xiāo)品牌有：ADI_亞德諾半導(dǎo)體/ALTBRA_阿爾特拉/BARROT_百瑞互聯(lián)/BORN_伯恩半導(dǎo)體/BROADCHIP_廣芯電子/COREBAI_芯佰微/DK_東科半導(dǎo)體/HDSC_華大半導(dǎo)體/holychip_芯圣/HUATECH_華泰/INFINEON_英飛凌/INTEL_英特爾/ISSI/LATTICE_萊迪思/maplesemi_美浦森/MICROCHIP_微芯/MS_瑞盟/NATION_國(guó)民技術(shù)/NEXPERIA_安世半導(dǎo)體/NXP_恩智浦/Panasonic_松下電器/RENESAS_瑞莎/SAMSUNG_三星/ST_意法半導(dǎo)體/TD_TECHCODE美國(guó)泰德半導(dǎo)體/TI_德州儀器/VISHAY_威世/XILINX_賽靈思/芯唐微電子等等

免責(zé)聲明：部分圖文來(lái)源網(wǎng)絡(luò)，文章內(nèi)容僅供參考，不構(gòu)成投資建議，若內(nèi)容有誤或涉及侵權(quán)可聯(lián)系刪除。